一种基于收发组件模数信号处理的发射检波电路制造技术

本发明专利技术公开了一种基于收发组件模数信号处理的发射检波电路，通过设置信号处理设备、FPGA逻辑控制电路、DAC模块、ADC模块、射频发射通道、射频接收通道、收发切换开关和收发天线。本发明专利技术在射频通道的基础上，配备设置用于检波控制的信号处理设备、用以进行射频发射的DAC模块、用以进行检波标志信号返回的ADC模块和进行检波结果判断输出的FPGA逻辑控制电路。旨在解决现有技术中存在的信号在收发组件上发射成功的判断精度不高的技术问题。

【技术实现步骤摘要】
一种基于收发组件模数信号处理的发射检波电路
本专利技术涉及通信领域，尤其涉及一种基于收发组件模数信号处理的发射检波电路。
技术介绍
收发组件在进行正常的发射操作时，需要知道是否真正将信号发射出去，检波(振幅解调)就是振幅调制的逆过程，通过检波操作就可以知道信号是否通过天线发射了出去。目前实现检波的电路均为模拟电路，检波电路主要由三部分组成，分别是：高频已调信号源、非线性器件、RC低通滤波器。这种检波器的输出会依赖于信号的振幅(没有一个确定的门限)，而收发组件正常发射时，所调取的波位信号的幅度也是不确定的，如果仅仅依靠这种检波器的输出来判别，则虚警率会较高。因此，如何提高信号在收发组件上发射成功的判断精度，是一个亟需解决的技术问题。上述内容仅用于辅助理解本专利技术的技术方案，并不代表承认上述内容是现有技术。
技术实现思路
本专利技术的主要目的在于提供一种基于收发组件模数信号处理的发射检波电路，旨在解决现有技术中存在的信号在收发组件上发射成功的判断精度不高的技术问题。为实现上述目的，本专利技术提出一种基于本文档来自技高网...

【技术保护点】
1.一种基于收发组件模数信号处理的发射检波电路，其特征在于，所述发射检波电路包括：信号处理设备、FPGA逻辑控制电路、DAC模块、ADC模块、射频发射通道、射频接收通道、收发切换开关和收发天线；所述信号处理设备的第一信号输出端连接DAC模块的输入端，信号处理设备的第二信号输出端连接FPGA逻辑控制电路的第一输入端，所述DAC模块的输出端连接射频发射通道的输入端，所述射频接收通道的输出端连接ADC模块的输入端，所述ADC模块的输出端连接FPGA逻辑控制电路的第二输入端，所述FPGA逻辑控制电路的输出端连接信号处理设备的信号输入端，所述射频发射通道的输出端和射频接收通道的输入端通过收发切换开关连接...

【技术特征摘要】
1.一种基于收发组件模数信号处理的发射检波电路，其特征在于，所述发射检波电路包括：信号处理设备、FPGA逻辑控制电路、DAC模块、ADC模块、射频发射通道、射频接收通道、收发切换开关和收发天线；所述信号处理设备的第一信号输出端连接DAC模块的输入端，信号处理设备的第二信号输出端连接FPGA逻辑控制电路的第一输入端，所述DAC模块的输出端连接射频发射通道的输入端，所述射频接收通道的输出端连接ADC模块的输入端，所述ADC模块的输出端连接FPGA逻辑控制电路的第二输入端，所述FPGA逻辑控制电路的输出端连接信号处理设备的信号输入端，所述射频发射通道的输出端和射频接收通道的输入端通过收发切换开关连接收发天线；其中：
所述信号处理设备通过第一信号输出端向DAC模块传输用于收发天线进行发射的发射信号，并通过第二信号输出端向FPGA逻辑控制电路提供发射检波控制信号，以实现收发组件中的发射检波过程；
所述射频发射通道根据接收的DAC模块传输来的数字发射信号，经由收发天线进行信号发射；所述射频接收通道将经接收通道返回的检波标志信号传输给ADC模块，并经由FPGA逻辑控制电路对信号进行处理；
所述FPGA逻辑控制电路连接ADC模块和信号处理设备，用以将ADC模块传输的检波标志数字信号传输给信号处理设备，并接收信号处理设备传输的检波控制信号输出发射检波判决信号。


2.如权利要求1所述的一种基于收发组件模数信号处理的发射检波电路，其特征在于，所述射频发射通道和所述射频接收通道分别通过射频电源开关电路连接第一电源；其中：所述射频电源开关电路经由所述信号处理设备发射检波控制信号进行连接控制。


3.如权利要求1所述的一种基于收发组件模数信号处理的发射检波电路，其特征在于，所述发射检波电路还包括检波电路，所述检波电路连接发射通道的输出端，对输出信号进行检波，...

【专利技术属性】
技术研发人员：谭尊林，曹徵鉴，何恒志，史跃跃，
申请(专利权)人：成都九洲迪飞科技有限责任公司，
类型：发明
国别省市：四川;51