完全自对准通孔过程中使用多种材料的半导体后段互连制造技术

用于完全自对准通孔(FSAV)过程中使用多种材料的半导体后段(BEOL)互连的系统和方法的实施方式。在实施方式中，方法包括接收具有形成在基板的表面上的图案化结构的基板。方法还可以包括在图案化结构的第一区域中沉积第一互连材料。这样的方法还可以包括在图案化结构的第二区域中沉积第二互连材料，其中，第一互连材料不同于第二互连材料，并且其中，第一区域和第二区域包括图案化结构的公共层。

【技术实现步骤摘要】
完全自对准通孔过程中使用多种材料的半导体后段互连
本专利技术涉及用于基板处理的系统和方法，并且更具体地涉及用于在完全自对准通孔(FSAV)过程中使用多种材料的半导体后段(BEOL)互连的方法和系统。
技术介绍
随着对半导体器件中的较小尺寸特征的开发，需要克服许多物理及处理挑战。一个这样的挑战起因于形成通常被称为通孔的层与层互连结构。随着器件占用面积(footprint)的减小，所需的通孔宽度也在缩小，但是并非所有材料都适合于窄宽度的通孔。例如，已经注意到，先前已经用于器件层互连部的铜可能具有太高的电阻率。其他材料可能更适合窄互连部，但是并非单个BEOL层上的所有互连部总是窄尺寸互连部。一些较宽的互连部可以是两倍或三倍宽度，或更多。遗憾的是，已经观察到，当将适合于窄互连部的材料用于形成较宽互连部时，可能出现间隙或其他不均匀性。
技术实现思路
用于在FSAV过程中使用多种材料的半导体BEOL互连的系统和方法的实施方式。在实施方式中，方法包括接收具有形成在基板的表面上的图案化结构的基板。方法还可以包括在图案化结构的第一区域中沉积第本文档来自技高网...

【技术保护点】
1.一种用于互连方案的方法，包括：/n接收具有图案化结构的基板，所述图案化结构形成在所述基板的表面上；/n在所述图案化结构的第一区域中沉积第一互连材料；/n在所述图案化结构的第二区域中沉积第二互连材料，其中，所述第一互连材料不同于所述第二互连材料，并且其中，所述第一区域和所述第二区域包括所述图案化结构的公共层。/n

【技术特征摘要】
20190318 US 16/356,4341.一种用于互连方案的方法，包括：
接收具有图案化结构的基板，所述图案化结构形成在所述基板的表面上；
在所述图案化结构的第一区域中沉积第一互连材料；
在所述图案化结构的第二区域中沉积第二互连材料，其中，所述第一互连材料不同于所述第二互连材料，并且其中，所述第一区域和所述第二区域包括所述图案化结构的公共层。


2.根据权利要求1所述的方法，还包括在所述第一区域中形成第一衬里，所述第一衬里被设置在所述第一互连材料与所述图案化结构之间。


3.根据权利要求2所述的方法，还包括在所述第二区域中形成第二衬里，所述第二衬里被设置在所述第二互连材料与所述图案化结构之间。


4.根据权利要求3所述的方法，其中，所述第一衬里包括第一衬里材料，并且所述第二衬里包括第二衬里材料，其中，所述第一衬里材料不同于所述第二衬里材料。


5.根据权利要求1所述的方法，其中，所述第一互连材料包括钌(Ru)、钴(Co)、钨(W)、镍(Ni)、钼(Mo)、铱(Ir)或铑(Rh)中的至少之一。


6.根据权利要求1所述的方法，其中，所述第二互连材料包括铜(Cu)、铝(Al)、银(Ag)或金(Au)中的至少之一。


7.根据权利要求2所述的方法，其中，所述第一衬里材料包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钴(Co)或钌(Ru)中的至少之一。


8.根据权利要求3所述的方法，其中，所述第二衬里材料包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钴(Co)或钌(Ru)中的至少之一。


9.根据权利要求1所述的方法，其中，沉积所述第一互连材料还包括在所述第一区域中形成第一沟槽图案。


10.根据权利要求9所述的方法，其中，沉积所述第二互连材料还包括在所述第二区域中形成第二沟槽图案。


11.根据权利要求10所述的方法，其中，所述第一区域中的沟槽的宽度不同于所述第二区域...

【专利技术属性】
技术研发人员：相泽宽和，前川薰，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本;JP