一种低压转高压的电压转换电路及电压转换集成芯片制造技术

本申请公开了一种低压转高压的电压转换电路及电压转换集成芯片，包括电容、第一NMOS管、第二NMOS管，第一PMOS管，第二PMOS管，第三PMOS管，第三NMOS管，第四NMOS管，第五NMOS管、第六NMOS管、第七NMOS管、驱动电路。利用电容电压不会突变的特性，以及上述元件的连接关系，本申请能够实现将0‑1.8V的低压转到0‑3.3V的高压的效果。在本申请的电压转换电路中，每个MOS管的电压差均不超过1.8V，将先进工艺中的元件应用在本申请中，也不会出现耐压问题，达到了利用耐压1.8V的MOS管来实现1.8V转3.3V的电压转换效果。

【技术实现步骤摘要】
一种低压转高压的电压转换电路及电压转换集成芯片
本专利技术涉及电压转换电路设计领域，特别涉及一种低压转高压的电压转换电路及电压转换集成芯片。
技术介绍
随着工艺的不断进步，MOS管的电源电压越来越低，在一些先进工艺(如simc14nm)中，I/O器件的电源电压已经降到了1.8V，但是在一些应用中，如USB(UniversalSerialBus，通用串行总线)、SDIO(SecureDigitalInputandOutput，安全数字输入输出卡)、EMMC((EmbeddedMultiMediaCard，嵌入式多媒体控制器)等，协议仍需要用到3.3V电源电压。然而，先进工艺中没有耐3.3V的器件，因此很难将先进工艺应用在这些协议的电路设计中。尤其是在高速应用中，暂时没有利用耐压1.8V的MOS管来实现1.8V转3.3V的电压转换方案。因此，如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的问题。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种耐压较低的低压转高压的电压转换电路及电压转换集成芯片。其具体方案如下：一种低压转高压的电压转换电路，包括电容、第一NMOS管、第二NMOS管，第一PMOS管，第二PMOS管，第三PMOS管，第三NMOS管，第四NMOS管，第五NMOS管、第六NMOS管、第七NMOS管、驱动电路，其中：所述第一NMOS管的栅极接第一信号，源极接地，漏极与所述电容的第一端连接；所述第二NMOS管的栅极接第二信号，源极与所述第一NMOS管的漏极连接，漏极与所述第一PMOS管的漏极连接；所述第一PMOS管的栅极接所述第二信号，源极与第一电压电源连接；所述第二PMOS管的源极接所述第一电压电源，漏极与所述电容的第二端连接；所述第三PMOS管的栅极与所述第二NMOS管的漏极连接，源极与所述第二PMOS管的栅极连接，漏极与所述电容的第二端连接；所述第三NMOS管的栅极与所述第三PMOS管的源极连接，源极与所述第一NMOS管的漏极连接，漏极与所述第二NMOS管的漏极连接；所述第四NMOS管的栅极与漏极分别与所述第三PMOS管的源极连接；所述第五NMOS管的栅极与所述第一电压电源连接，漏极与所述第四NMOS管的源极连接；所述第六NMOS管的栅极接所述第一信号，源极接地，漏极与所述第五NMOS管的源极连接；所述第七NMOS管的栅极接所述第三NMOS管的栅极，源极与所述第一电压电源连接，漏极与所述电容的第一端连接；所述驱动电路的第一电源端接所述第一电压电源，第二电源端接第二电压电源，第一输入端和第二输入端分别接所述电容的第一端和第二端；所述第一电压电源和所述第二电压电源分别为1.8V和3.3V，所述第一信号与所述第二信号互为反相，当所述第一信号为0V，所述驱动电路输出0V，当所述第一信号为1.8V，所述驱动电路输出3.3V。优选的，所述驱动电路包括第一驱动PMOS管、第二驱动PMOS管、第一驱动NMOS管、第二驱动NMOS管，其中：所述第一驱动PMOS管的源极作为所述驱动电路的所述第二电源端，栅极作为所述驱动电路的所述第一输入端，漏极与所述第二驱动PMOS管的源极连接；所述第一驱动NMOS管的源极接地，栅极作为所述驱动电路的所述第二输入端，漏极与所述第二驱动NMOS管的源极连接；所述第二驱动NMOS管的栅极与所述第二驱动PMOS管的栅极连接并作为所述驱动电路的第一电源端，所述第二驱动NMOS管的漏极与所述第二驱动PMOS管的漏极连接并作为所述驱动电路的输出端。优选的，所述电压转换电路还包括将所述第一信号转换为所述第二信号的反相器。优选的，所述电压转换电路还包括：将初始信号转换为所述第一信号的第一反相器；将所述第一信号转换为所述第二信号的第二反相器。优选的，所述第一信号和所述第二信号均为高速动态信号。优选的，所述第二PMOS管和所述第三PMOS管的衬底均接地。相应的，本专利技术还公开了一种低压转高压的电压转换集成芯片，包括如上文任一项所述低压转高压的电压转换电路。本申请公开了一种低压转高压的电压转换电路，包括电容、第一NMOS管、第二NMOS管，第一PMOS管，第二PMOS管，第三PMOS管，第三NMOS管，第四NMOS管，第五NMOS管、第六NMOS管、第七NMOS管、驱动电路。利用电容电压不会突变的特性，以及上述元件的连接关系，本申请能够实现将0-1.8V的低压转到0-3.3V的高压的效果。在本申请的电压转换电路中，每个MOS管的电压差均不超过1.8V，将先进工艺中的元件应用在本申请中，也不会出现耐压问题，达到了利用耐压1.8V的MOS管来实现1.8V转3.3V的电压转换效果。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例中一种低压转高压的电压转换电路的电路结构图；图2为本专利技术实施例中电压展缓电路的电位的变化过程图；图3a为本专利技术实施例中输入信号的一种信号产生电路；图3b为本专利技术实施例中输入信号的另一种信号产生电路。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在一些应用中，如USB、SDIO、EMMC等，协议仍需要用到3.3V电压电源。然而，先进工艺中没有耐3.3V的器件。本申请则通过耐压1.8V的MOS管实现了1.8V转3.3V的电压转换方案。本专利技术实施例公开了一种低压转高压的电压转换电路，参见图1所示，包括电容Cc、第一NMOS管MN1、第二NMOS管MN2，第一PMOS管MP1，第二PMOS管MP2，第三PMOS管MP3，第三NMOS管MN3，第四NMOS管MN4，第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、驱动电路Dr-C，其中：第一NMOS管MN1的栅极接第一信号in-a，源极接地，漏极与电容Cc的第一端连接；第二NMOS管MN2的栅极接第二信号in-b，源极与第一NMOS管MN1的漏极连接，漏极与第一PMOS管MP1的漏极连接；第一PMOS管MP1的栅极接第二信号in-b，源极与第一电压电源VDD18连接；第二PMOS管MP2的源极接第一电压电源VDD18，漏极与电容Cc的第二端连接；第三PMOS管MP3的栅极与第二NMOS管MN2的漏极连接，源极与第二PMOS管MP2的栅极连接，漏极与电容Cc的本文档来自技高网...

【技术保护点】
1.一种低压转高压的电压转换电路，其特征在于，包括电容、第一NMOS管、第二NMOS管，第一PMOS管，第二PMOS管，第三PMOS管，第三NMOS管，第四NMOS管，第五NMOS管、第六NMOS管、第七NMOS管、驱动电路，其中：/n所述第一NMOS管的栅极接第一信号，源极接地，漏极与所述电容的第一端连接；/n所述第二NMOS管的栅极接第二信号，源极与所述第一NMOS管的漏极连接，漏极与所述第一PMOS管的漏极连接；/n所述第一PMOS管的栅极接所述第二信号，源极与第一电压电源连接；/n所述第二PMOS管的源极接所述第一电压电源，漏极与所述电容的第二端连接；/n所述第三PMOS管的栅极与所述第二NMOS管的漏极连接，源极与所述第二PMOS管的栅极连接，漏极与所述电容的第二端连接；/n所述第三NMOS管的栅极与所述第三PMOS管的源极连接，源极与所述第一NMOS管的漏极连接，漏极与所述第二NMOS管的漏极连接；/n所述第四NMOS管的栅极与漏极分别与所述第三PMOS管的源极连接；/n所述第五NMOS管的栅极与所述第一电压电源连接，漏极与所述第四NMOS管的源极连接；/n所述第六NMOS管的栅极接所述第一信号，源极接地，漏极与所述第五NMOS管的源极连接；/n所述第七NMOS管的栅极接所述第三NMOS管的栅极，源极与所述第一电压电源连接，漏极与所述电容的第一端连接；/n所述驱动电路的第一电源端接所述第一电压电源，第二电源端接第二电压电源，第一输入端和第二输入端分别接所述电容的第一端和第二端；/n所述第一电压电源和所述第二电压电源分别为1.8V和3.3V，所述第一信号与所述第二信号互为反相，当所述第一信号为0V，所述驱动电路输出0V，当所述第一信号为1.8V，所述驱动电路输出3.3V。/n...

【技术特征摘要】
1.一种低压转高压的电压转换电路，其特征在于，包括电容、第一NMOS管、第二NMOS管，第一PMOS管，第二PMOS管，第三PMOS管，第三NMOS管，第四NMOS管，第五NMOS管、第六NMOS管、第七NMOS管、驱动电路，其中：
所述第一NMOS管的栅极接第一信号，源极接地，漏极与所述电容的第一端连接；
所述第二NMOS管的栅极接第二信号，源极与所述第一NMOS管的漏极连接，漏极与所述第一PMOS管的漏极连接；
所述第一PMOS管的栅极接所述第二信号，源极与第一电压电源连接；
所述第二PMOS管的源极接所述第一电压电源，漏极与所述电容的第二端连接；
所述第三PMOS管的栅极与所述第二NMOS管的漏极连接，源极与所述第二PMOS管的栅极连接，漏极与所述电容的第二端连接；
所述第三NMOS管的栅极与所述第三PMOS管的源极连接，源极与所述第一NMOS管的漏极连接，漏极与所述第二NMOS管的漏极连接；
所述第四NMOS管的栅极与漏极分别与所述第三PMOS管的源极连接；
所述第五NMOS管的栅极与所述第一电压电源连接，漏极与所述第四NMOS管的源极连接；
所述第六NMOS管的栅极接所述第一信号，源极接地，漏极与所述第五NMOS管的源极连接；
所述第七NMOS管的栅极接所述第三NMOS管的栅极，源极与所述第一电压电源连接，漏极与所述电容的第一端连接；
所述驱动电路的第一电源端接所述第一电压电源，第二电源端接第二电压电源，第一输入端和第二输入端分别接所述电容的第一端和第二端；
所述第一电压电源和所述第二电压电源分别为1.8V和3.3V，所述第一信号与所述第...

【专利技术属性】
技术研发人员：周述，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：湖南;43