经由通信接口端子的芯片复位制造技术

本公开总体上涉及经由通信接口端子的芯片复位。在一种实施例中，集成电路包括：被配置为被耦合到通信总线的通信接口和输入电路。通信接口具有多个端子。输入电路具有被耦合到多个端子中的第一端子的第一输入和被耦合到多个端子中的第二端子的第二输入。输入电路的第一输入被配置为接收第一信号，并且输入电路的第二输入被配置为接收第二信号。输入电路被配置为在通信接口未被选择的情况下基于第一信号和第二信号在输入电路的输出处生成复位信号。

【技术实现步骤摘要】
经由通信接口端子的芯片复位
本公开总体上涉及电子系统和方法，并且尤其是实施例涉及经由通信接口端子的芯片复位。
技术介绍
总体上，诸如片上系统(SoC)或专用集成电路(ASIC)的电路，具有该电路在其中正常工作的电源电压范围。如果系统在电源电压低于操作电压范围时开始工作，则系统可能会出现故障。例如，电源管理集成电路(PMIC)可以具有范围从3V到5.5V的操作电源电压。在例如2v的电压下开始此类PMIC的操作可能导致此类PMIC在未知状态中启动。电路总体上使用复位信号以使系统在启动期间达到限定的状态。例如，图1示出了集成电路(IC)102在启动之后接收复位信号以将IC102置于已知状态中。如在图1中示出的，当电源电压VDD增加时，RC电路106用于保持复位电压VRST为低。当电压VRST低时，IC102被关断。当复位电压VRST增加到阈值以上时，IC102接通。RC电路106被设计为使得当复位电压VRST增加到阈值以上时，电源电压VDD在IC102的操作电源电压范围内。一些IC不使用专用复位端子(例如，引脚或焊盘)，而是包括上电复本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：/n通信接口，其被配置为被耦合到通信总线，所述通信接口具有多个端子；以及/n输入电路，其具有被耦合到所述多个端子中的第一端子的第一输入，并且具有被耦合到所述多个端子中的第二端子的第二输入，所述输入电路的所述第一输入被配置为接收第一信号，并且所述输入电路的所述第二输入被配置为接收第二信号，其中所述输入电路被配置为在所述通信接口未被选择时基于所述第一信号和所述第二信号在所述输入电路的输出处生成复位信号。/n

【技术特征摘要】
20190314 US 16/353,4311.一种集成电路，包括：
通信接口，其被配置为被耦合到通信总线，所述通信接口具有多个端子；以及
输入电路，其具有被耦合到所述多个端子中的第一端子的第一输入，并且具有被耦合到所述多个端子中的第二端子的第二输入，所述输入电路的所述第一输入被配置为接收第一信号，并且所述输入电路的所述第二输入被配置为接收第二信号，其中所述输入电路被配置为在所述通信接口未被选择时基于所述第一信号和所述第二信号在所述输入电路的输出处生成复位信号。


2.根据权利要求1所述的集成电路，其中所述输入电路被配置为：
当所述第一信号在所述第一信号的第一状态中时，使得所述复位信号在所述复位信号的第一状态中；
当所述第二信号在所述第二信号的第一状态中时，使得所述复位信号在所述复位信号的第一状态中；以及
当所述第一信号在所述第一信号的第二状态中至少第一持续时间，并且所述第二信号在所述第二信号的第二状态中时，使得所述复位信号在所述复位信号的第二状态中，其中所述第一信号的所述第一状态与所述第一信号的所述第二状态相反，其中所述第二信号的所述第一状态与所述第二信号的所述第二状态相反，并且其中所述复位信号的所述第一状态与所述复位信号的所述第二状态相反。


3.根据权利要求2所述的集成电路，其中所述第一信号的所述第一状态是高，所述第一信号的所述第二状态是低，所述第二信号的所述第一状态是高，所述第二信号的所述第二状态是低，所述复位信号的所述第一状态是高，并且所述复位信号的所述第二状态是低。


4.根据权利要求2所述的集成电路，其中所述输入电路包括：
延迟电路，其具有被耦合到所述输入电路的所述第一输入的输入；
与门，其具有被耦合到所述延迟电路的输出的第一输入和被耦合到所述输入电路的所述第一输入的第二输入；
反相器，其具有被耦合到所述输入电路的所述第二输入的输入；以及
与非门，其具有被耦合到所述与门的输出的第一输入、被耦合到所述反相器的输出的第二输入、以及被耦合到所述输入电路的所述输出的输出。


5.根据权利要求2所述的集成电路，其中所述第一持续时间比4ns更长。


6.根据权利要求5所述的集成电路，其中所述第一持续时间大约是10ns。


7.根据权利要求1所述的集成电路，其中所述通信接口被配置为基于所述第一信号而可选择。


8.根据权利要求7所述的集成电路，其中所述通信接口被配置为：
当所述第一信号是低时被选择；以及
当所述第一信号是高时不被选择。


9.根据权利要求1所述的集成电路，其中所述通信接口是串行外围接口SPI接口。


10.根据权利要求9所述的集成电路，其中所述SPI接口是单个SPI接口，所述单个SPI接口具有：芯片选择端子、主入从出端子、主出从入端子和SPI时钟端子，并且其中所述输入电路的所述第一输入被耦合到所述芯片选择端子，并且所述输入电路的所述第二输入被耦合到所述主出从入端子。


11.根据权利要求9所述的集成电路，其中所述SPI接口是多路IOSPI接口，所述多路IOSPI接口具有：芯片选择端子、SPI时钟端子，以及多个输入输出端子，并且其中所述输入电路的所述第一输入被耦合到所述芯片选择端子，并且所述输入电路的所述第二输入被耦合到所述多个输入输出端子中的一个输入输出端子。


12.根据权利要求1所述的集成电路，其中所述通信接口是穿行线调试SWD接口。


13.根据权利要求12所述的集成电路，其中所述输入电路的所述第一输入被耦合到所述SWD接口的输入时钟端子，并且所述输入电路的所述第二输入被耦合到所述SWD接口的数据输入和输出端子。


14.根据权利要求1所述的集成电路，其中所述第一信号是周期信号，并且其中所述输入电路包括延迟电路，所述延迟电路被耦合到所述输入电路的所述第一输入，所述延迟电路被配置为生成等于或...

【专利技术属性】
技术研发人员：C·鲁姆普勒，A·多尔曼，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE