一种降低外延片堆垛层错缺陷的外延方法及其应用技术

本发明专利技术公开了一种降低外延片堆垛层错缺陷的外延方法，包括以下步骤：S1、将衬底放置于反应室内的生长位置；S2、向反应室内通入氢气，升温，在氢气氛围下刻蚀10～20min；S3、向反应室内通入乙烯和三氯氢硅气体直到C/Si比值为0.9～1.2，低速生长第一外延缓冲层；S4、向反应室内继续通入乙烯及三氯氢硅气体直到C/Si比值为0.6～0.9，低速生长第二外延缓冲层；S5、停止向反应室内通入乙烯和三氯氢硅，并降温，在氢气氛围下刻蚀4～10min；S6、逐渐增加乙烯和三氯氢硅的流量直到C/Si比值为1.0～1.2，高速生长外延层，形成外延片；S7、降低反应室温度，取出外延片并进行检测、清洗和封装。

【技术实现步骤摘要】
一种降低外延片堆垛层错缺陷的外延方法及其应用
本专利技术涉及半导体
，尤其涉及一种降低外延片堆垛层错缺陷的外延方法及其应用。
技术介绍
外延是半导体工艺当中的一种，外延工艺是指在单晶衬底上、按衬底晶向生长单晶薄膜的工艺过程，新生的单晶层称为外延层，长了外延层的衬底称为外延片。SiC是一种具有优异物理和电气性能的宽禁带半导体材料，如高击穿电场、高包和电子迁移率以及高导热性能。这使得它成为制备高温、高压、高频、高功率和低损耗电子器件的主流材料之一。现有的4H-SiC外延层外延工艺方法主要针对特定的单晶片垂直外延反应器，如4英寸的4H-SiC外延工艺，由于不同尺寸的外延晶片，采用的托盘构造和尺寸以及进气的装置和规模等均会不同，从而导致生长时晶片所处的温场分布和反应气体的流场分布等会产生一定差异，因而，现有的4H-SiC外延层外延工艺并不适用于水平式等外延反应器。目前，工业上主要是通过基于化学气相沉积的同质外延技术生长出不同掺杂浓度和厚度的高质量4H-SiC外延晶片，进而制备满足不同电学性能的电子器件，然而，在4H-SiC外延生长本文档来自技高网...

【技术保护点】
1.一种降低外延片堆垛层错缺陷的外延方法，其特征在于，包括以下步骤：/nS1、将衬底放置于反应室内的生长位置；/nS2、向反应室内通入氢气直到反应室内主气流达到90～140slm，压力为60～110mbar，升温至1630～1670℃，在氢气氛围下刻蚀衬底10～20min；/nS3、向反应室内通入乙烯和三氯氢硅气体直到反应室内C/Si比值为0.9～1.2，在衬底的刻蚀面上生长第一外延缓冲层；/nS4、向反应室内继续通入乙烯及三氯氢硅气体直到反应室内C/Si比值为0.6～0.9，在第一外延缓冲层上生长第二外延缓冲层；/nS5、停止向反应室内通入乙烯和三氯氢硅，并将反应室内的温度降至1600～16...

【技术特征摘要】
1.一种降低外延片堆垛层错缺陷的外延方法，其特征在于，包括以下步骤：
S1、将衬底放置于反应室内的生长位置；
S2、向反应室内通入氢气直到反应室内主气流达到90～140slm，压力为60～110mbar，升温至1630～1670℃，在氢气氛围下刻蚀衬底10～20min；
S3、向反应室内通入乙烯和三氯氢硅气体直到反应室内C/Si比值为0.9～1.2，在衬底的刻蚀面上生长第一外延缓冲层；
S4、向反应室内继续通入乙烯及三氯氢硅气体直到反应室内C/Si比值为0.6～0.9，在第一外延缓冲层上生长第二外延缓冲层；
S5、停止向反应室内通入乙烯和三氯氢硅，并将反应室内的温度降至1600～1630℃，在氢气氛围下刻蚀第二外延缓冲层4～10min；
S6、逐渐增加乙烯和三氯氢硅的流量直到C/Si比值为1.0～1.2，生长外延层，形成外延片；
S7、将反应室温度降至700～900℃，取出外延片并对外延片进行检测、清洗和封装。


2.根据权利要求1所述的降低外延片堆垛层错缺陷的外延方法，其特征在于，所述步骤S5与S6之间还包括：S5＇、改变乙烯和三氯氢硅的流量，直到反应室内C/Si比值为0.9～1.1，在第二外延缓冲层的刻蚀面上生长第三外延缓冲层。


3.根据权利要求2所述的降低外延片堆垛层错缺陷的外延方法，其特征在于，所述第三外延缓冲层和第二外延缓冲层的生长速率大于所述第一外延缓冲层的生长速率。


4.根据权利要求2所述的降低外延片堆垛层错缺陷的外延方法，其特征在于，所述步骤S5＇中，乙烯的体积流量为30～90sccm，三氯氢硅的体积流量为60～170sccm，所述第三外延缓冲层的生长速率为7～15um/h，且其厚度为0.2～1.0μm。


5.根...

【专利技术属性】
技术研发人员：李云廷，冯禹，姚晓杰，孔令沂，
申请(专利权)人：东莞市天域半导体科技有限公司，
类型：发明
国别省市：广东;44