阵列基板和显示面板制造技术

本发明专利技术公开了一种阵列基板和显示面板。该阵列基板包括衬底以及位于衬底上的驱动线路层，驱动线路层中设置有像素驱动电路，每个像素驱动电路包括阈值补偿晶体管；阈值补偿晶体管包括第一沟道区、第二沟道区和中间有源区，中间有源区设置于第一沟道区和第二沟道区之间；驱动线路层中设置有第一电压线和数据信号线；第一电压线与中间有源区在衬底上的垂直投影至少部分交叠，数据信号线与第一电压线在衬底上的垂直投影不交叠。不仅可以减小驱动晶体管的栅极电位变化，提高阵列基板形成的显示面板的显示均一性。同时可以降低数据信号线上的数据信号写入时产生的延迟，进而有利于降低数据写入的时间需求，从而有利于显示面板实现高刷新频率。

【技术实现步骤摘要】
阵列基板和显示面板
本专利技术实施例涉及显示
，尤其涉及一种阵列基板和显示面板。
技术介绍
显示面板可以通过像素驱动电路驱动发光器件发光实现显示。在像素驱动电路工作的过程中，可以增加电源信号线与阈值补偿晶体管的中间节点形成的寄生电容以保证驱动晶体管的栅极电位在充电结束后保持不变，从而提高显示面板的显示均一性。然而，上述过程中容易造成数据信号线上的寄生电容增加，进而导致数据写入阶段时写入数据电压所需的时间增加，不利于显示面板实现高刷新频率。
技术实现思路
本专利技术提供一种阵列基板和显示面板，以降低数据信号线上的寄生电容，有利于显示面板实现高刷新频率。第一方面，本专利技术实施例提供了一种阵列基板，其特征在于，包括衬底以及位于所述衬底上的驱动线路层，所述驱动线路层中设置有像素驱动电路，每个所述像素驱动电路包括阈值补偿晶体管；所述阈值补偿晶体管包括第一沟道区、第二沟道区和中间有源区，所述中间有源区设置于所述第一沟道区和所述第二沟道区之间；所述驱动线路层中设置有第一电压线和数据信号线；所述第一电压线与所述中间有源区在所述衬底上的垂直投影至少部分交叠，所述数据信号线与所述第一电压线在所述衬底上的垂直投影不交叠。可选地，每个所述像素驱动电路还包括存储电容；所述存储电容的第一电极板与所述第一电压线同层设置。可选地，所述第一电压线与所述阈值补偿晶体管的源漏极同层设置。可选地，每个所述像素驱动电路还包括参考电压信号线；所述第一电压线与所述参考电压线电连接。可选地，每个所述像素驱动电路还包括驱动晶体管；所述阈值补偿晶体管的第一极与所述驱动晶体管的栅极电连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的第二极电连接；所述参考电压信号线设置于所述阈值补偿晶体管远离所述驱动晶体管的一侧，所述数据信号线设置于所述驱动晶体管远离所述阈值补偿晶体管的一侧。可选地，所述参考电压线设置于所述阈值补偿晶体管的源漏极层远离所述衬底的一侧；所述参考电压线沿所述数据信号线延伸的方向延伸。可选地，每个所述像素驱动电路还包括第一扫描信号线和第一初始化晶体管；所述第一初始化晶体管的栅极与所述第一扫描信号线电连接，所述第一初始晶体管的第一极与所述参考电压线电连接，所述第一初始化晶体管的第二极与所述驱动晶体管的栅极电连接。可选地，每个所述像素驱动电路还包括第二扫描信号线和数据写入晶体管；所述数据写入晶体管的栅极与所述第二扫描信号线电连接，所述数据写入晶体管的第一极与所述数据信号线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接。可选地，每个所述像素驱动电路还包括第三扫描信号线、发光器件和第二初始化晶体管；所述第二初始化晶体管的栅极与所述第三扫描信号线电连接，所述第二初始晶体管的第一极与所述参考电压线电连接，所述第二初始化晶体管的第二极与所述发光器件的阳极电连接。第二方面，本专利技术实施例还提供了一种显示面板，包括本专利技术任意实施例提供的阵列基板。本专利技术实施例的技术方案，通过在阵列基板上设置第一电压线，第一电压线与阈值补偿晶体管的中间节点在衬底上的垂直投影至少部分交叠，形成寄生电容，而且第一电压线提供的第一电压的电位固定，从而可以在扫描信号跳变时维持阈值补偿晶体管中间节点的电位稳定，减小阈值补偿晶体管漏电的风险，在像素驱动电路的数据写入阶段结束时，可以避免阈值补偿晶体管的栅极电位跳变引起的驱动晶体管的栅极电位变化，进而保证了像素驱动电路的驱动电流与数据电压对应，保证了阵列基板形成显示面板后的显示均一性。同时，第一电压线与数据信号线在衬底上的垂直投影不交叠，从而可以减小数据信号线上的寄生电容。当像素驱动电路工作在数据写入阶段时，可以降低数据信号线上的数据信号写入时产生的延迟，进而有利于降低数据写入的时间需求，从而有利于显示面板实现高刷新频率。附图说明图1为现有的一种像素驱动电路的结构示意图；图2为图1对应的像素驱动电路的一种时序图；图3为现有的一种阵列基板的结构示意图；图4为本专利技术实施例提供的一种阵列基板的结构示意图；图5为本专利技术实施例提供的另一种阵列基板的结构示意图；图6为本专利技术实施例提供的一种显示面板的结构示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。图1为现有的一种像素驱动电路的结构示意图。如图1所示，该像素驱动电路包括驱动晶体管Mdr、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、存储电容C1和发光器件D1。驱动晶体管Mdr、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6示例性地示出了均为P型晶体管。其具体连接关系如图1所示。图2为图1对应的像素驱动电路的一种时序图。其中，scan1为第一扫描信号输入端Scan1提供的第一扫描信号的时序，scan2为第二扫描信号输入端Scan2提供的第二扫描信号的时序，scan3为第三扫描信号输入端Scan3提供的第三扫描信号的时序，en为发光控制信号输入端EN提供的发光控制信号的时序。像素驱动电路的具体工作过程如下：在第一阶段t11，第一扫描信号输入端Scan1提供的第一扫描信号为低电平，第二扫描信号输入端Scan2提供的第二扫描信号为高电平，第三扫描信号输入端Scan3提供的第三扫描信号为高电平，发光控制信号输入端EN提供的发光控制信号为高电平。此时第五晶体管M5将参考电压信号输入端Vref1提供的参考电压信号输出至驱动晶体管Mdr的栅极，对驱动晶体管Mdr的栅极进行初始化，驱动晶体管Mdr处于导通状态。在第二阶段t12，第一扫描信号输入端Scan1提供的第一扫描信号为高电平，第二扫描信号输入端Scan2提供的第二扫描信号为低电平，第三扫描信号输入端Scan3提供的第三扫描信号为高电平，发光控制信号输入端EN提供的发光控制信号为高电平。此时第一晶体管M1和第二晶体管M2导通，数据信号输入端Vdata提供的数据电压通过第一晶体管M1、驱动晶体管Mdr和第二晶体管M2写入至驱动晶体管Mdr的栅极，直至驱动晶体管Mdr栅极的电位为数据电压和驱动晶体管Mdr的阈值电压之和，驱动晶体管Mdr截止，实现了数据电压写入和驱动晶体管Mdr的阈值补偿。在第三阶段t13，第一扫描信号输入端Scan1提供的第一扫描信号为高电平，第二扫描信号输入端Scan2提供的第二扫描信号为高电平，第三扫描信号输入端Scan3提供的第三扫描信号为低电平，发光控制信号输入端EN提供的发光控制信号为高电平。此时第六晶体管M6将参考电压信号输入端Vref1提供的参考电压信号输出至发光器件D1的阳极，对发光器件D1的阳极进行初始化。在第四阶段t14，第一扫描信本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括衬底以及位于所述衬底上的驱动线路层，所述驱动线路层中设置有像素驱动电路，每个所述像素驱动电路包括阈值补偿晶体管；所述阈值补偿晶体管包括第一沟道区、第二沟道区和中间有源区，所述中间有源区设置于所述第一沟道区和所述第二沟道区之间；/n所述驱动线路层中设置有第一电压线和数据信号线；所述第一电压线与所述中间有源区在所述衬底上的垂直投影至少部分交叠，所述数据信号线与所述第一电压线在所述衬底上的垂直投影不交叠。/n

【技术特征摘要】
1.一种阵列基板，其特征在于，包括衬底以及位于所述衬底上的驱动线路层，所述驱动线路层中设置有像素驱动电路，每个所述像素驱动电路包括阈值补偿晶体管；所述阈值补偿晶体管包括第一沟道区、第二沟道区和中间有源区，所述中间有源区设置于所述第一沟道区和所述第二沟道区之间；
所述驱动线路层中设置有第一电压线和数据信号线；所述第一电压线与所述中间有源区在所述衬底上的垂直投影至少部分交叠，所述数据信号线与所述第一电压线在所述衬底上的垂直投影不交叠。


2.根据权利要求1所述的阵列基板，其特征在于，每个所述像素驱动电路还包括存储电容；所述存储电容的第一电极板与所述第一电压线同层设置。


3.根据权利要求1所述的阵列基板，其特征在于，所述第一电压线与所述阈值补偿晶体管的源漏极同层设置。


4.根据权利要求1-3任一项所述的阵列基板，其特征在于，每个所述像素驱动电路还包括参考电压信号线；所述第一电压线与所述参考电压线电连接。


5.根据权利要求4所述的阵列基板，其特征在于，每个所述像素驱动电路还包括驱动晶体管；所述阈值补偿晶体管的第一极与所述驱动晶体管的栅极电连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的第二极电连接；
所述参考电压信号线设置于所述阈值补偿晶体管远离所述驱动晶体管的一侧，所述数据信号线设置于所述驱动晶体管远...

【专利技术属性】
技术研发人员：赵虹，姚远，贾溪洋，朱正勇，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：江苏;32