阵列基板及其驱动方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其驱动方法、显示装置，阵列基板包括第一栅极线和第二栅极线、数据线；数据线上或者相邻的数据线之间设有开关单元，开关单元的控制端与开关控制线电连接；一帧画面中，偶数列子像素相对于奇数列子像素发生极性反转；在奇数列子像素充电开始时，数据线停止输入数据信号至奇数列子像素，开关控制线向开关单元输入t时间的使能信号将奇数列子像素中像素电极的源极电位降低至基准电位，t时间后向数据线输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等。本发明专利技术改善了竖纹和闪烁的问题。

【技术实现步骤摘要】
阵列基板及其驱动方法、显示装置
本专利技术涉及显示
，更具体地，涉及一种阵列基板及其驱动方法、显示装置。
技术介绍
现有显示面板一般包括液晶显示面板和有机电致发光显示面板。为了提供显示面板的屏占比，可以将显示面板设计为双栅结构，对应地每条数据线可以与相邻的两列子像素电连接，如此可大大减少显示面板中设置的数据线的数量，可以减少扇出走线的数量，进而减少扇出区的占用面积，提高屏占比，但是双栅驱动会带来相邻两列像素具有竖纹、以及相邻帧之间同一像素出现闪烁的问题。
技术实现思路
有鉴于此，本专利技术提供了一种阵列基板及其驱动方法、显示装置，用于改善双栅驱动带来的竖纹和闪烁问题。一方面，本专利技术提供了一种阵列基板，多条沿第二方向排布且沿第一方向延伸的第一栅极线和第二栅极线，所述第一栅极线与所述第二栅极线在所述第二方向上交替重复排列；多条沿第一方向排布且沿第二方向延伸的数据线，多个子像素，多个所述子像素设置在由所述第一栅极线和所述第二栅极线及所述多条数据线限定区域内，相邻的所述第一栅极线和所述第二栅极线之间本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：/n多条沿第二方向排布且沿第一方向延伸的第一栅极线和第二栅极线，所述第一栅极线与所述第二栅极线在所述第二方向上交替重复排列；/n多条沿第一方向排布且沿第二方向延伸的数据线，/n多个子像素，多个所述子像素设置在由所述第一栅极线和所述第二栅极线及所述多条数据线限定区域内，相邻的所述第一栅极线和所述第二栅极线之间具有子像素行，且相邻的两行子像素之间设置有所述第一栅极线和所述第二栅极线，每个所述子像素包括像素电极，奇数列的子像素的像素电极与所述第一栅极线电连接，偶数列的子像素的像素电极与所述第二栅极线电连接；/n各所述子像素分别与位于其两侧的数据线中的其中一条数据线...

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：
多条沿第二方向排布且沿第一方向延伸的第一栅极线和第二栅极线，所述第一栅极线与所述第二栅极线在所述第二方向上交替重复排列；
多条沿第一方向排布且沿第二方向延伸的数据线，
多个子像素，多个所述子像素设置在由所述第一栅极线和所述第二栅极线及所述多条数据线限定区域内，相邻的所述第一栅极线和所述第二栅极线之间具有子像素行，且相邻的两行子像素之间设置有所述第一栅极线和所述第二栅极线，每个所述子像素包括像素电极，奇数列的子像素的像素电极与所述第一栅极线电连接，偶数列的子像素的像素电极与所述第二栅极线电连接；
各所述子像素分别与位于其两侧的数据线中的其中一条数据线连接，且同一列中，各所述子像素连接相同的数据线；
所述数据线上或者相邻的数据线之间设有开关单元；
开关控制线，所述开关单元的控制端与所述开关控制线电连接；
一帧画面中，偶数列子像素相对于奇数列子像素发生极性反转；
在奇数列子像素充电开始时，数据线停止输入数据信号至奇数列子像素，所述开关控制线向所述开关单元输入t时间的使能信号将奇数列子像素中像素电极的源极电位降低至基准电位，t时间后向数据线输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等。


2.根据权利要求1所述的阵列基板，其特征在于，相邻的两条数据线之间设置两列子像素，且奇数列的子像素和偶数列的子像素与同一条数据线电连接。


3.根据权利要求2所述的阵列基板，其特征在于，当每条所述数据线上设有开关单元时，每条数据线对应连接有数据信号端，所述开关单元包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的栅极均连接至所述开关控制线，所述第一晶体管的漏极与所述第二晶体管的漏极均连接至同一条所述数据线，所述第一晶体管的源极与所述数据信号端电连接，所述第二晶体管的源极连接至公共电压端。


4.根据权利要求3所述的阵列基板，其特征在于，所述第一晶体管和所述第二晶体管其中之一为P型晶体管，另一个为N型晶体管。


5.根据权利要求2所述的阵列基板，其特征在于，当每条所述数据线上设有开关单元时，每条数据线对应连接有数据信号端，所述开关控制线包括第一开关控制线和第二开关控制线；
所述开关单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极连接至第一开关控制线，所述第四晶体管的栅极连接至第二开关控制线，所述第三晶体管的漏极与所述第四晶体管的漏极均连接至同一条所述数据线，所述第三晶体管的源极与所述数据信号端电连接，所述第四晶体管的源极连接至公共电压端；
一帧画面中，向所述第一开关控制线和所述第二开关控制线输入极性相反的电压信号。


6.根据权利要求5所述的阵列基板，其特征在于，所述第三晶体管和所述第四晶体管均为P型晶体管，或者所述第三晶体管和所述第四晶体管均为N型晶体管。


7.根据权利要求2所述的阵列基板，其特征在于，当相邻的数据线之间设有开关单元时，相邻的两条数据线包括第一数据线和第二数据线；
所述开关单元包括第五晶体管和第六晶体管，其中，所述第五晶体管的栅极和所述第六晶体管的栅极均连接至所述开关控制线，所述第五晶体管的源极连接至第一数据信号端，其漏极连接至所述第一数据线，所述第六晶体管的源极连接至第二数据信号端，其漏极连接至所述第二数据信号线。


8.根据权利要求2所述的阵列基板，其特征在于，当相邻的数据线之...

【专利技术属性】
技术研发人员：张祖莹，林柏全，
申请(专利权)人：上海天马微电子有限公司，
类型：发明
国别省市：上海;31