测试系统技术方案

一种测试系统，包含：存储器测试电路、存储器、输入逻辑电路、旁通电路、输出逻辑电路及暂存器。暂存器运行为存储器测试电路及输出逻辑电路的管线暂存器。于第一测试模式，由存储器测试电路传送第一测试信号至存储器，以由存储器输出存储器输出测试信号至暂存器后进一步传送至存储器测试电路或输出逻辑电路进行测试。

【技术实现步骤摘要】
测试系统
本专利技术涉及一种测试技术，且特别涉及一种测试系统。
技术介绍
传统上，在测试内嵌式静态随机存取存储器(embeddedstaticrandomaccessmemory；eSRAM)时，会进行两种测试。一种是使用存储器测试电路对存储器进行测试；另一种是对电路进行电路功能的测试，以由一输入逻辑电路对存储器输出后的输出逻辑电路进行测试，又称扫描测试(scantest)。然而，为了进行上述的测试，以及输出逻辑电路功能的运行正常，常常需要设置多个暂存器(register)，以解决存储器在时序上的延迟可能造成的数据错误。这样的设置方式，往往提高测试电路的硬件成本。因此，如何设计一个新的测试系统，以解决上述的缺失，乃为此一业界亟待解决的问题。
技术实现思路

技术实现思路
旨在提供本公开内容的简化摘要，以使阅读者对本公开内容具备基本的理解。此
技术实现思路
并非本公开内容的完整概述，且其用意并非在指出本专利技术实施例的重要/关键元件或界定本专利技术的范围。本
技术实现思路
的一目的在于提供一种测试系统，借此改善现有本文档来自技高网...

【技术保护点】
1.一种测试系统，包含：/n一存储器测试电路；/n一存储器，电性耦接于该存储器测试电路；/n一输入逻辑电路，电性耦接于该存储器；/n一旁通电路，选择性地与该存储器测试电路或该输入逻辑电路其中之一电性耦接；/n一输出逻辑电路；以及/n一暂存器，包含一输入端以及一输出端，该输入端选择性地与该存储器或该旁通电路其中之一电性耦接，该输出端电性耦接于该存储器测试电路以及该输出逻辑电路，该暂存器运行为该存储器测试电路以及该输出逻辑电路的一管线暂存器；/n其中于一第一测试模式时，由该存储器测试电路传送一第一测试信号至该存储器，以由该存储器输出一存储器输出测试信号至该暂存器进行暂存后进一步传送至该存储器测试电...

【技术特征摘要】
1.一种测试系统，包含：
一存储器测试电路；
一存储器，电性耦接于该存储器测试电路；
一输入逻辑电路，电性耦接于该存储器；
一旁通电路，选择性地与该存储器测试电路或该输入逻辑电路其中之一电性耦接；
一输出逻辑电路；以及
一暂存器，包含一输入端以及一输出端，该输入端选择性地与该存储器或该旁通电路其中之一电性耦接，该输出端电性耦接于该存储器测试电路以及该输出逻辑电路，该暂存器运行为该存储器测试电路以及该输出逻辑电路的一管线暂存器；
其中于一第一测试模式时，由该存储器测试电路传送一第一测试信号至该存储器，以由该存储器输出一存储器输出测试信号至该暂存器进行暂存后进一步传送至该存储器测试电路，以根据一第一传送结果进行测试。


2.如权利要求1所述的测试系统，其中当位于该第一测试模式时，用以测试该存储器至该暂存器的一第一路径以及该暂存器至该存储器测试电路的一第二路径。


3.如权利要求1所述的测试系统，其中于一第二测试模式时，由该存储器测试电路传送该第一测试信号或由该输入逻辑电路传送一第二测试信号至该旁通电路，以由该旁通电路输出一旁通输出测试信号至该暂存器进行暂存，该暂存器进一步传送该旁通输出测试信号至该存储器测试电路或该输出逻辑电路，以根据一第二传送结果进行测试；
其中于一第三测试模式时，由该存储器测试电路传送该第一测试信号或由该输入逻辑电路传送该第二测试信号至该旁通电路，以由该旁通电路输出该旁通输出测试信号至该暂存器进行暂存，以根据一第三传送结果进行测试，且该暂存器通过一扫描链传送一第三测试信号至该存储器测试电路或该输出逻辑电路，以根据一第四传送结果进行测试。


4.如权利要求3所述的测试系统，其中...

【专利技术属性】
技术研发人员：林士杰，林盛霖，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71