一种适用于三模冗余电路的多比特数据跨时钟域同步电路制造技术

一种适用于三模冗余的多比特数据跨时钟域同步电路。其包括数据/使能信号延长状态机、使能电平同步器、使能判决单元、数据选择输出单元和使能打拍；其中：数据/使能信号延长状态机的数据输出端与数据选择输出单元连接，数据/使能信号延长状态机的使能输出端与使能电平同步器相连接；使能电平同步器与使能判决单元连接；使能判决单元与数据选择输出单元连接及使能打拍连接。本发明专利技术解决了三模冗余设计中跨时钟域同步电路由于某一路翻转导致表决器不能输出正确数据，使三模冗余电路失去了抗单粒子翻转能力的问题，可以在应用于三模冗余电路中时，在亚稳态和某一冗余电路单粒子翻转同时发生的情况下仍然能正常工作。

【技术实现步骤摘要】
一种适用于三模冗余电路的多比特数据跨时钟域同步电路
本专利技术属于电子设备
，适用于数字逻辑电路设计，特别是涉及一种适用于三模冗余电路的多比特数据跨时钟域同步电路。
技术介绍
随着电子硬件设计规模的增大和片上系统(SOC,SystemOnChip)的出现，现场可编程门阵列(FPGA，FieldProgrammableGateArray)和专用集成电路(ASIC，ApplicationSpecificIntegratedCircuit)设计中跨时钟域信号电路也相应增多，从而致使电路中由跨时钟域引起的亚稳态的概率也增大，因此需要使用跨时钟域同步器使亚稳态传递概率达到很低水平。但是如果将目前的跨时钟域同步器直接应用于三模冗余电路，由于实际布局布线情况很难使三个冗余电路对应连线的延迟完全一致，不能保证传输到目的时钟域的三个值完全同步变化，导致某一路出现翻转时，表决器不能有效判决输出正确的值，使三模冗余电路失去了抗单粒子翻转能力。三模冗余电路是将同一功能模块的电路复制三次，然后在输出端使用投票电路进行多数选择判决，其结构如图2所示。图2所示的第一冗余模块、第二冗余模块、第三冗余模块完成相同的逻辑功能。各冗余模块的输出共同连接到投票电路。投票电路也可以进行三冗余，图2的三模冗余电路对投票电路也进行三模冗余，即有投票1，投票2，投票3。投票电路实现多数表决器功能，如图3所示，F＝AB+AC+BC(其中F为输出，A、B、C为输入)；如果投票电路输出结果是多比特位数据，数据位的每一比特(第n比特)都实现F[n]＝A[n]B[n]+A[n]C[n]+B[n]C[n]的功能。使用图2所示的三模冗余电路时，将相同的输入q1，q2，q3分别输入第一冗余模块、第二冗余模块和第三冗余模块的数据输入端，并保证三个冗余模块的初始状态一致。若冗余设计为同步时钟域设计(不含跨时钟路径)，在各冗余模块正常工作的情况下，会同时获得相同的输出A、B、C。若发生某一输出A、B或C出错的情况，如发生单粒子反转，经过投票电路后输出F_V1、F_V2、F_V3仍为正确的值。如果图2中的冗余模块内含有跨时钟域传输路径，即冗余模块含跨时钟域同步器(即数据从一个时钟域传递到另一个时钟域所需的电路，包括但不限于电平同步器、上升沿同步器、异步FIFO、数据选择同步电路等)，则该冗余电路可能会失去抗干扰能力。如图4所示，理想情况下，如果将输入q1_Txclk、q2_Txclk和q3_Txclk同时输入到各跨时钟域同步器中(输入q1_Txclk、q2_Txclk、q3_Txclk按照发送时钟域时钟同时变换)，我们期望三个冗余模块的同步器输出Rx_sig_C1、Rx_sig_C2、Rx_sig_C3的值在接收时钟域同时变化。但由于信号经过了跨时钟域传输，因此很难保证同步器之间的连线、时钟路径、工作环境(如电路供电电压和电磁干扰)、同步电路内部的寄存器特性参数等完全一致，会导致三个冗余模块的同步器输出Rx_sig_C1、Rx_sig_C2、Rx_sig_C3不能在接收时钟域同步变化。如发生图5上部所示的场景2和场景3的情况。由于跨时钟域路径出现亚稳态状况，场景2中冗余模块1的同步器输出Rx_sig_C1比理想情况提前一个接收时钟周期；在场景3中冗余模块3的同步器输出Rx_sig_C3推迟一个接收时钟周期(三个冗余模块的同步器输出Rx_sig_C1、Rx_sig_C2、Rx_sig_C3有效脉冲宽度(高电平)为接收时钟的一个时钟周期)，这就会降低该三模冗余电路抗单粒子的能力。如图5下部所示，第一冗余模块发生单粒子翻转，致使冗余模块1的同步器输出Rx_sig_C1固定在0值，则在场景3下三模冗余方法不能将第一冗余模块的单粒子翻转的错误屏蔽，导致投票电路输出Rx_sig_voter输出为0。
技术实现思路
为了解决上述问题，本专利技术的目的在于提供一种适用于三模冗余电路的多比特数据跨时钟域同步电路。为了达到上述目的，本专利技术提供的适用于三模冗余电路的多比特数据跨时钟域同步电路包括：数据/使能信号延长状态机、使能电平同步器、使能判决单元、数据选择输出单元和使能打拍；其中：数据/使能信号延长状态机的数据输出端与数据选择输出单元连接，数据/使能信号延长状态机的使能输出端与使能电平同步器相连接；使能电平同步器与使能判决单元连接；使能判决单元与数据选择输出单元连接及使能打拍连接；数据/使能信号延长状态机接收第一时钟输入信号tx_clk；使能电平同步器、使能判决单元、数据选择输出单元和使能打拍接收第二时钟输入信号rx_clk；数据/使能信号延长状态机要求同时输入一个发送时钟周期的使能信号tx_en_P_x和一个发送时钟周期的数据信号tx_data_P_x；使能电平同步器的使能输出端连接到适用于三模冗余电路的跨时钟域多比特数据选择器同步电路整体的使能输出端口；数据选择输出单元的数据输出端连接到适用于三模冗余电路的跨时钟域多比特数据选择器同步电路整体的数据输出端口；使能判决单元与其余两个数据选择同步单元的输出端口en_rxclk_y，en_rxclk_z，即分别为第二冗余模块的使能信号en_rxclk_2和第三冗余模块的使能信号en_rxclk_3相连接；数据选择输出单元与其余两个数据选择同步单元的冗余数据输出端口rx_data_y、rx_data_z，即分别为第二冗余模块的数据信号rx_data_2和第三冗余模块的数据信号rx_data_3相连接。所述的第一时钟输入信号tx_clk与第二时钟输入信号rx_clk为两个不同源的异步时钟信号。所述的使能电平同步器由两个直接相连的寄存器C、寄存器D组成，用于缓解亚稳态发生的概率。所述的使能判决单元由多数表决器和上升沿脉冲生成器电路组成。所述的数据选择输出单元包括2选1数据选择器mux、按位多数表决器Voter2和数据输出寄存器E。本专利技术提供的适用于三模冗余电路的多比特数据跨时钟域同步电路解决了三模冗余设计中跨时钟域同步电路由于某一路翻转导致表决器不能输出正确数据，使三模冗余电路失去了抗单粒子翻转能力的问题，可以在应用于三模冗余电路中时，在亚稳态和某一冗余电路单粒子翻转同时发生的情况下仍然能正常工作。附图说明图1为本专利技术提供的适用于三模冗余电路的多比特数据跨时钟域同步电路的结构示意图。图2为已有技术的三模冗余电路构成框图。图3为已有技术的投票电路实现原理图。图4为已有技术的含跨时钟域设计的三模电路实现框图。图5为已有技术的跨时钟域电路三模应用时序图。图6为本专利技术提供的适用于三模冗余电路的多比特数据跨时钟域同步电路中三个冗余数据选择同步单元电路端口框图。图7为本专利技术提供的适用于三模冗余电路的多比特数据跨时钟域同步电路中数据/使能信号延长状态机的状态转移图。图8为本专利技术提供的适用于三模冗余电路的多比特数据跨时钟域同步电路中上升沿脉冲生成器电路实现图。图9为本专利技术提供的适用于三模冗余电路的多比特数据跨时钟域同步电本文档来自技高网...

【技术保护点】
1.一种适用于三模冗余的多比特数据跨时钟域同步电路，其特征在于：所述的适用于三模冗余的多比特数据跨时钟域同步电路包括：/n数据/使能信号延长状态机(1)、使能电平同步器(2)、使能判决单元(3)、数据选择输出单元(4)和使能打拍(5)；其中：数据/使能信号延长状态机(1)的数据输出端与数据选择输出单元(4)连接，数据/使能信号延长状态机(1)的使能输出端与使能电平同步器(2)相连接；使能电平同步器(2)与使能判决单元(3)连接；使能判决单元(3)与数据选择输出单元(4)连接及使能打拍(5)连接；数据/使能信号延长状态机(1)接收第一时钟输入信号tx_clk；使能电平同步器(2)、使能判决单元(3)、数据选择输出单元(4)和使能打拍(5)接收第二时钟输入信号rx_clk；数据/使能信号延长状态机(1)要求同时输入一个发送时钟周期(T1)的使能信号tx_en_P_x和一个发送时钟周期(T1)的数据信号tx_data_P_x；使能电平同步器(2)的使能输出端连接到适用于三模冗余电路的跨时钟域多比特数据选择器同步电路整体的使能输出端口；数据选择输出单元(4)的数据输出端连接到适用于三模冗余电路的跨时钟域多比特数据选择器同步电路整体的数据输出端口；使能判决单元(3)与其余两个数据选择同步单元的输出端口en_rxclk_y，en_rxclk_z，即分别为第二冗余模块的使能信号en_rxclk_2和第三冗余模块的使能信号en_rxclk_3相连接；数据选择输出单元(4)与其余两个数据选择同步单元的冗余数据输出端口rx_data_y、rx_data_z，即分别为第二冗余模块的数据信号rx_data_2和第三冗余模块的数据信号rx_data_3相连接。/n...

【技术特征摘要】
1.一种适用于三模冗余的多比特数据跨时钟域同步电路，其特征在于：所述的适用于三模冗余的多比特数据跨时钟域同步电路包括：
数据/使能信号延长状态机(1)、使能电平同步器(2)、使能判决单元(3)、数据选择输出单元(4)和使能打拍(5)；其中：数据/使能信号延长状态机(1)的数据输出端与数据选择输出单元(4)连接，数据/使能信号延长状态机(1)的使能输出端与使能电平同步器(2)相连接；使能电平同步器(2)与使能判决单元(3)连接；使能判决单元(3)与数据选择输出单元(4)连接及使能打拍(5)连接；数据/使能信号延长状态机(1)接收第一时钟输入信号tx_clk；使能电平同步器(2)、使能判决单元(3)、数据选择输出单元(4)和使能打拍(5)接收第二时钟输入信号rx_clk；数据/使能信号延长状态机(1)要求同时输入一个发送时钟周期(T1)的使能信号tx_en_P_x和一个发送时钟周期(T1)的数据信号tx_data_P_x；使能电平同步器(2)的使能输出端连接到适用于三模冗余电路的跨时钟域多比特数据选择器同步电路整体的使能输出端口；数据选择输出单元(4)的数据输出端连接到适用于三模冗余电路的跨时钟域多比特数据选择器同步电路整体的数据输出端口；使能判决单元(3)与其余两个数据选择同步单元的输出端口e...

【专利技术属性】
技术研发人员：范毓洋，王鹏，马振洋，金志威，邓智，
申请(专利权)人：中国民航大学，
类型：发明
国别省市：天津;12