电源接通清除电路和半导体装置制造方法及图纸

本发明专利技术提供一种能够抑制消耗电流的电源接通清除电路。上述电源接通清除电路具有：第一逆变器部，包括恒电流发送部和第一晶体管，上述恒电流发送部在一端与被供给第一电源电压的第一线连接，并从一端朝向另一端发送恒电流，上述第一晶体管在一端与被供给固定电位的第二线连接，在另一端与恒电流发送部的另一端连接，在控制端接受将第一电源电压降压后的第二电源电压的施加；第二逆变器部，是利用第一电源电压进行动作并将连接在恒电流发送部的另一端与第一晶体管的一端之间的第一节点的电位作为输入的逆变器；以及信号输出部，根据第二逆变器部的输出，针对利用第二电源电压动作的装置的信号输入输出端子输出电源接通清除信号。

【技术实现步骤摘要】
电源接通清除电路和半导体装置
本专利技术涉及电源接通清除电路和半导体装置。
技术介绍
在由基于高电源电压VDDHV动作的电路和基于低电源电压VDDLV动作的电路构成的半导体集成电路中，在仅高电源电压VDDHV作为I/O电源从外部被供给的情况下，需要通过电路内的调节器等的动作，基于高电源电压VDDHV制作作为核心电源的低电源电压VDDLV。这样制作的低电源电压VDDLV随着高电源电压VDDHV的电压值的变化而变化。因此，在高电源电压VDDHV刚升高后的期间，产生只有高电源电压VDDHV升高，低电源电压VDDLV还没有升高的状态。在低电源电压VDDLV没有升高的状态下，基于低电源电压VDDLV动作的电路的输出信号成为“H”电平还是“L”电平不确定的不定状态。若这样的输出信号被供给到与半导体集成电路的I/O端子连接的信号输出部，则存在例如构成信号输出部的NMOS晶体管和PMOS晶体管同时导通而产生贯通电流的情况。另外，例如输入端子设定的I/O端子成为输出端子，存在与其他的IC的输出端子短路的危险性。因此，为了避免这样的状态，通过向信号输出部供本文档来自技高网...

【技术保护点】
1.一种电源接通清除电路，其特征在于，具有：/n第一逆变器部，包括恒电流发送部和第一晶体管，所述恒电流发送部在一端与被供给第一电源电压的第一线连接，并从一端朝向另一端发送恒电流，所述第一晶体管在一端与被供给固定电位的第二线连接，在另一端与所述恒电流发送部的另一端连接，在控制端接受将所述第一电源电压降压后的第二电源电压的施加；/n第二逆变器部，是利用所述第一电源电压进行动作并将连接在所述恒电流发送部的另一端与所述第一晶体管的一端之间的第一节点的电位作为输入的逆变器；以及/n信号输出部，根据所述第二逆变器部的输出，来针对利用所述第二电源电压进行动作的装置的信号输入输出端子输出电源接通清除信号。/n

【技术特征摘要】
20190227 JP 2019-0346921.一种电源接通清除电路，其特征在于，具有：
第一逆变器部，包括恒电流发送部和第一晶体管，所述恒电流发送部在一端与被供给第一电源电压的第一线连接，并从一端朝向另一端发送恒电流，所述第一晶体管在一端与被供给固定电位的第二线连接，在另一端与所述恒电流发送部的另一端连接，在控制端接受将所述第一电源电压降压后的第二电源电压的施加；
第二逆变器部，是利用所述第一电源电压进行动作并将连接在所述恒电流发送部的另一端与所述第一晶体管的一端之间的第一节点的电位作为输入的逆变器；以及
信号输出部，根据所述第二逆变器部的输出，来针对利用所述第二电源电压进行动作的装置的信号输入输出端子输出电源接通清除信号。


2.根据权利要求1所述的电源接通清除电路，其特征在于，
具有辅助电流发送电路，所述辅助电流发送电路根据所述第一节点的电位和连接在所述第二逆变器部的输出端与所述信号输出部的输入端之间的第二节点的电位，向所述第一节点发送辅助电流。


3.根据权利要求2所述的电源接通清除电路，其特征在于，
所述第一晶体管是第一导电型的晶体管，所述第一晶体管具有与所述第二线连接的第一端和与所述第一节点连接的第二端，
所述辅助电流发送电路具有：
所述第一导电型的第二晶体管，第一端与所述第二线连接，控制端与所述第二节点连接；
所述第一导电型的第三晶体管，第一端与所述第二晶体管的第二端连接，控制端与所述第一节点连接；以及
电流反射镜部，包括第四晶体管，并将与在所述第二晶体管和所述第三晶体管中流动...

【专利技术属性】
技术研发人员：佐佐木征一郎，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本;JP