在量子计算机上制备相关费米态制造技术

提供了用于确定相关费米系统的基态的量子计算机上的相关费米态制备。在各种实施方案中，提供一种量子电路，所述量子电路包括量子比特直链和布置在层中的多个同门。每个同门被配置来对所述直链内的相邻量子比特执行两量子比特旋转。为所述直链中的每个量子比特提供初始态。将所述量子电路应用于初始值，由此在所述量子比特直链上制备表示式，所述表示式对应于费米态。

【技术实现步骤摘要】
【国外来华专利技术】在量子计算机上制备相关费米态本专利技术是在美国空军科学研究处(AirForceOfficeofScientificResearch)授予的资助号FA9550-12-1-0046下在政府支持下进行。政府享有本专利技术中的某些权利。相关申请的交叉引用本申请要求2017年12月21日提交的美国临时申请号62/608,972的优先权，所述临时申请特此以引用的方式整体并入。
技术介绍
本公开的实施方案涉及一种通用量子模拟器，并且更具体地涉及在用于确定相关费米系统的基态的量子计算机上制备相关费米态。
技术实现思路
根据本公开的实施方案，提供了用于配置量子电路来确定相关费米系统的基态的方法和计算机程序产品。在各种实施方案中，所述量子电路包括量子比特直链和布置在层中的多个同门。每个同门被配置来对所述直链内的相邻量子比特执行两量子比特旋转。在各种实施方案中，所述方法包括提供所述直链中的每个量子比特的初始态以及将所述量子电路应用于初始值，由此在所述量子比特直链上制备表示式(ansastz)，所述表示式(ansatz)对应于费米态。在一些实施方案中，所述费米态是高斯的。在一些实施方案中，所述量子电路还包括布置在层中的多个两量子比特门。所述层被串联布置以形成块。每个门被配置来对所述直链内的相邻量子比特执行两量子比特旋转。所述旋转包括ZZ旋转。在一些此类实施方案中，所述费米态是非高斯的。在一些实施方案中，所述量子电路包括至少两个块。在一些实施方案中，所述量子比特直链包括八个量子比特。在一些实施方案中，所述量子电路包括所述直链中的第一数目个量子比特和第二数目个同门层，并且所述第二数目小于或等于所述第一数目的一半。在一些实施方案中，所述量子电路包括所述直链中的第一数目个量子比特和所述块中的第二数目个层，并且所述第二数目小于或等于所述第一数目的一半。在一些实施方案中，所述初始态对应于准粒子真空态。在一些实施方案中，所述量子电路还包括门，所述门被配置来在所述块之前对所述直链中的每个量子比特执行旋转。在一些实施方案中，所述多个同门被布置成两个串行组，每个组的同门被并行应用。在一些实施方案中，所述多个两量子比特门被布置成两个串行组，每个组的门被并行应用。根据本公开的一些实施方案，提供了用于确定相关费米系统的基态的量子电路。在各种实施方案中，所述量子电路包括量子比特直链和布置在层中的多个同门。每个同门被配置来对所述直链内的相邻量子比特执行两量子比特旋转。在某一实施方案中，所述量子电路包括布置在层中的多个两量子比特门。所述层被串联布置以形成块。每个门被配置来对所述直链内的相邻量子比特执行两量子比特旋转。所述旋转包括ZZ旋转。在一些此类实施方案中，所述量子电路包括至少两个块。在一些实施方案中，所述量子比特直链包括八个量子比特。在一些实施方案中，所述量子电路包括所述直链中的第一数目个量子比特和第二数目个同门层，并且所述第二数目小于或等于所述第一数目的一半。在一些实施方案中，所述量子电路包括所述直链中的第一数目个量子比特和所述块中的第二数目个层，并且其中所述第二数目小于或等于所述第一数目的一半。在一些实施方案中，所述量子电路还包括门，所述门被配置来在所述块之前对所述直链中的每个量子比特执行旋转。在一些实施方案中，所述多个同门被布置成两个串行组，每个组的所述同门被并行应用。在一些实施方案中，所述多个两量子比特门被布置成两个串行组，每个组的门被并行应用。根据本公开的实施方案，提供了用于确定相关费米系统的基态的方法和计算机程序产品。在各种实施方案中，量子电路具有多个配置参数。所述量子电路包括量子比特直链和布置在层中的多个同门。每个同门被配置来对所述直链内的相邻量子比特执行两量子比特旋转。为所述直链中的每个量子比特提供初始态。将所述量子电路应用于初始值，由此在所述量子比特直链上制备表示式。所述表示式对应于费米态。所述量子电路用于确定所述相关费米系统的第一能量值。基于所述第一能量值，调节所述多个配置参数。所述量子电路用于确定所述相关费米系统的第二能量值。所述配置参数被调节以使所述第二能量值最小化。在一些实施方案中，调节多个配置参数包括使用经典计算节点来优化所述多个配置参数。在一些实施方案中，所述第一能量值是所述配置参数的函数。所述函数具有梯度。所述方法还包括确定所述梯度。在一些实施方案中，所述费米态是高斯的。在一些实施方案中，所述量子电路还包括布置在层中的多个两量子比特门。所述层被串联布置以形成块。每个门被配置来对所述直链内的相邻量子比特执行两量子比特旋转。所述旋转包括ZZ旋转。在一些此类实施方案中，所述费米态是非高斯的。在一些实施方案中，所述量子电路包括至少两个块。在一些实施方案中，所述量子比特直链包括八个量子比特。在一些实施方案中，所述量子电路包括所述直链中的第一数目个量子比特和第二数目个同门层，并且所述第二数目小于或等于所述第一数目的一半。在一些实施方案中，所述量子电路包括所述直链中的第一数目个量子比特和所述块中的第二数目个层，并且所述第二数目小于或等于所述第一数目的一半。在一些实施方案中，所述初始态对应于准粒子真空态。在一些实施方案中，所述量子电路还包括门，所述门被配置来在所述块之前对所述直链中的每个量子比特执行旋转。在一些实施方案中，所述多个同门被布置成两个串行组，每个组的所述同门被并行应用。在一些实施方案中，所述多个两量子比特门被布置成两个串行组，每个组的门被并行应用。附图说明图1A-D是根据本公开的实施方案的量子电路的示意图。图2A-E是根据本公开的实施方案的量子电路的示意图。图3是根据本公开的实施方案的量子电路的示意图。图4A-D是根据本公开的实施方案的量子电路的基态保真度的绘图。图5A-B是根据本公开的实施方案的量子电路的基态保真度的绘图。图6是示出根据本公开的实施方案的配置量子电路来确定相关费米系统的基态的方法的流程图。图7是示出根据本公开的实施方案的确定相关费米系统的基态的方法的流程图。图8描绘根据本专利技术的实施方案的计算节点。具体实施方式量子模拟器是一种量子计算机，其准许研究难以在实验室中研究并且在计算上不可能利用经典计算机进行建模的量子系统。许多粒子的量子系统由尺寸在粒子数方面呈指数级大的Hilbert空间进行描述。因此，这种系统的模拟在经典计算机上需要指数级的时间。然而，许多粒子的量子系统可由量子计算机使用大约为原系统中的粒子数的量子比特数进行模拟。量子模拟器可在多种底层量子计算机平台中实现，所述多种底层量子计算机平台包括超冷量子气体系统、囚禁离子、光子系统和超导电路。在高层面上，量子模拟是针对计算哈密顿量的最低能态。哈密顿量是描述诸如电子和核子等粒子之间的相互作用的量子力学能量算符。分子哈密顿量的最低能态指出分子的结构以及分子将如何与其他分子相互作用。利用哈密顿量的试验基态来制备量子电路。执行测量以评估所制备试验态的能量本文档来自技高网...

【技术保护点】
1.一种配置量子电路来确定相关费米系统的基态的方法，其中所述量子电路包括：/n量子比特直链；和/n多个同门，所述多个同门布置在层中，每个同门被配置来对所述直链内的相邻量子比特执行两量子比特旋转，/n所述方法包括：/n提供所述直链中的每个量子比特的初始态；以及/n将所述量子电路应用于所述初始值，由此在所述量子比特直链上制备表示式，所述表示式对应于费米态。/n

【技术特征摘要】
【国外来华专利技术】20171221 US 62/608,9721.一种配置量子电路来确定相关费米系统的基态的方法，其中所述量子电路包括：
量子比特直链；和
多个同门，所述多个同门布置在层中，每个同门被配置来对所述直链内的相邻量子比特执行两量子比特旋转，
所述方法包括：
提供所述直链中的每个量子比特的初始态；以及
将所述量子电路应用于所述初始值，由此在所述量子比特直链上制备表示式，所述表示式对应于费米态。


2.如权利要求1所述的方法，其中所述费米态是高斯的。


3.如权利要求1所述的方法，其中所述量子电路还包括：
多个两量子比特门，所述多个两量子比特门布置在层中，所述层被串联布置以形成块，每个门被配置来对所述直链内的相邻量子比特执行两量子比特旋转，其中所述旋转包括ZZ旋转。


4.如权利要求3所述的方法，其中所述费米态是非高斯的。


5.如权利要求3所述的方法，其中所述量子电路包括至少两个块。


6.如权利要求1所述的方法，其中所述量子比特直链包括八个量子比特。


7.如权利要求1所述的方法，其中所述量子电路包括所述直链中的第一数目个量子比特和第二数目个同门层，并且其中所述第二数目小于或等于所述第一数目的一半。


8.如权利要求3所述的方法，其中所述量子电路包括所述直链中的第一数目个量子比特和所述块中的第二数目个层，并且其中所述第二数目小于或等于所述第一数目的一半。


9.如权利要求1所述的方法，其中所述初始态对应于准粒子真空态。


10.如权利要求3所述的方法，其中所述量子电路还包括门，所述门被配置来在所述块之前对所述直链中的每个量子比特执行旋转。


11.如权利要求1所述的方法，其中所述多个同门被布置成两个串行组，每个组的所述同门被并行应用。


12.如权利要求3所述的方法，其中所述多个两量子比特门被布置成两个串行组，每个组的所述门被并行应用。


13.一种用于确定相关费米系统的基态的量子电路，所述量子电路包括：
量子比特直链；和
多个同门，所述多个同门布置在层中，每个同门被配置来对所述直链内的相邻量子比特执行两量子比特旋转。


14.如权利要求13所述的量子电路，其还包括：
多个两量子比特门，所述多个两量子比特门布置在层中，所述层被串联布置以形成块，每个门被配置来对所述直链内的相邻量子比特执行两量子比特旋转，其中所述旋转包括ZZ旋转。


15.如权利要求14所述的量子电路，其包括至少两个块。


16.如权利要求13所述的量子电路，其中所述量子比特直链包括八个量子比特。


17.如权利要求13所述的量子电路，其还包括所述直链中的第一数目个量子比特和第二数目个同门层，并且其中所述第二数目小于或等于所述第一数目的一半。


18.如权利要求14所述的量子电路，其还包括所述直链中的第一数目个量子比特和所述块中的第二数目个层...

【专利技术属性】
技术研发人员：PL·达莱雷德梅斯，J·R·丰塔尔瓦，A·阿斯普鲁古济克，L·维斯，
申请(专利权)人：哈佛学院院长等，
类型：发明
国别省市：美国;US