电容容量可变的电流积分和电荷共享的多位卷积运算模组制造技术

本发明专利技术涉及一种模拟运算模组，尤其涉及一种关于卷积运算的模拟运算模组，提出了一组模拟乘法器和累加器(MAC)。其中，电容器中的电流积分用于两个多位二进制数卷积过程的乘法运算，利用相同时钟周期的电容器的容量二倍递减编码实现乘法阶段乘数或被乘数位权的变化，电容器间的电荷共享实现加法过程，该模组进行卷积运算时具有更高的速度和相同的单元时钟，可以用于区域内的交换延迟或者加速。这个思路适用于一系列二进制位数可调的多位卷积可用于实现有两个或更多个输入的一般卷积。特别地，可以加入偏置运算单元阵列。该发明专利技术可用作于神经网络卷积运算单元或运算加速器硬件实现的存储器或近存储器运算的单元。

【技术实现步骤摘要】
电容容量可变的电流积分和电荷共享的多位卷积运算模组
本专利技术涉及一种模拟运算模组，尤其涉及一种关于卷积运算的模拟运算模组，本专利技术还涉及一种卷积运算的模拟计算方法。
技术介绍
对低信噪比的量化，模拟运算比传统数字运算具有更高的功效，因此，通常将数字量转化为模拟量再进行运算。尤其对于神经网络，相较其运算能耗在神经网络的中、大型硬件实现中，由于传统的数据存储在磁盘中，进行运算时需要将数据提取到内存中，此过程需要大量的I/O连接传统存储器的存储往往占用了更多的功耗。而基于模拟内存和近内存运算则可以将运算过程发送到数据本地执行，极大地提升了运算速度、节约了存储面积、降低了数据传输以及运算功耗。本专利技术提出了一种超低功耗模拟内存或近内存运算的有效实现方法。近期论文“AMixed-SignalBinarizedConvolutional-Neural-NetworkAcceleratorIntegratingDenseweightStorageandMultiplicationforReducedDataMovement”Symp.VLSICircuits,pp.141-142,2018提出的基于二进制的内存或近内存的对1比特二进制数乘法的模拟运算展现了高效的表现，通过静态随机存取存储器(StaticRandom-AccessMemory，SRAM)单元存储1位的权重与输入的混合信号做卷积运算，极大地提高了运算能力以及降低了存储面积，该方法涉及的结构注重一位的乘法运算在神经网络中传递的过程，即输入层到卷积层再到池化层，最后输出。但是该
技术介绍
文件，其模拟运算电路的实现没有涉及乘数或被乘数权位变化的情况，局限于1位的乘法运算在第一次层的输入，不能用于多位二进制数的卷积模拟运算。极少数的多位运算涉及乘数或被乘数的权位的变化，如论文：(1)“In-MemoryComputationofaMachine-LearningClassifierinaStandard6TSRAMArray”,JSSC,pp.915-924,2017；(2)“A481pJ/decision3.4Mdecision/smultifunctionaldeepinmemoryinferenceprocessorusingstandard6TSRAMarray”,arXiv:1610.07501,2016；(3)“AMicroprocessorimplementedin65nmCMOSwithConfigurableandBit-scalableAcceleratorforProgrammableIn-memoryComputing”，arXiv:1811.04047,2018；(4)“ATwin-8TSRAMComputation-In-MemoryMacroforMultiple-BitCNN-BasedMachineLearning,”，ISSCC,pp.396-398,2018，(5)“A42pJ/Decision3.12TOPS/WRobustIn-MemoryMachineLearningClassifierwithOn-ChipTraining,”ISSCC,pp.490-491,2018；但是这些多位运算都是通过利用调制当前域中的控制总线、电容电荷共享、脉冲宽度调制(Pulse-width-modulated,PWM)、修改SRAM单元，或者用近存储器运算的复杂数字矩阵矢量处理等方式实现的。这些多位运算的实施方法中，多位模拟乘法器和累加器一直采用非常复杂的数字处理控制，但是在低信噪比的量化方面，传统的数字运算相较模拟运算耗费大量功效，因此这些数字处理控制下的多位运算会产生很大的运算耗能。CN201910068644提出的二值化的卷积，进行异或运算阶段是通过调制SRAM内控制总线从而实现电位的变化，但是该专利给出的技术方案和教导是要求采取复杂的数字处理控制，对控制模块的要求高，消耗过多的能耗。因此，本领域亟需一种对低信噪比的信号采用模拟卷积运算实现超低功耗的解决方案。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种超低功耗、结构紧凑、运算速度快的基于电容容量可变的电流积分和电荷共享的多位二进制的卷积模拟运算的模组，所述模组支持两个或更多个输入的一般卷积，且二进制的位数可以调整，尤其是可用作于神经网络卷积运算单元或运算加速器硬件实现的模拟内存运算的单元。所涉及的模组除了上述的优点，其基于矩阵单元的实现对于存储器内或接近存储器的基于卷积的卷积运算单元来说是合理的，不仅降低与存储器存取相关进程的功率，而且还使得矩阵物理实现更加紧凑。为实现上述的目的，采用以下的技术方案：基于上述卷积运算的乘加两个阶段，本专利技术提出一种基于电容容量可变电流积分和电荷共享的多位卷积运算模组。所述模组包括：至少一个数字输入xi，至少一个数模转换器(DigitaltoAnalogConverter，DAC)将所述的数字输入xi按照给定位数转化为电流Ixi在电路中传输；至少一个权重wji，该权重表示为一个二进制数时，wji,k为其第k位上的值；由多个卷积运算单元102构成的卷积运算阵列，所述卷积运算阵列完成卷积运算的乘法运算和加法运算，至少一个输出yj；进一步地，所述的电流Ixi是由DAC将数字输入xi按照DAC给定位数转换的，电流Ixi被镜像或复制到卷积运算阵列中，一个电流Ixi对应j*k个卷积运算单元；特别地，所述的卷积运算阵列的规模为i*j*k，每个卷积运算单元(i，j，k)包括电流Ixi、开关、至少一个控制信号、节点aji,k、至少一个电容。特别地，同一电流Ixi在电容值1/2递减的电容内积分，存储的电荷量不同，从而得到的电容两端的电压是根据电容值的不同而变化。对于权重wji，wji,k是权重wji二进制表示时第k位上的值，k∈[1，B]。进一步地，同一j*k面的电流是相同的，卷积运算阵列允许多位信号的输入同时电流Ixi可以在DAC中被缩放，电流Ixi在到达开关的时间相同，即对于有电流Ixi积分的电容器，电流Ixi开始积分的时间相同，积分结束的时间也相同。进一步地，所述每一个电流Ixi对应的运算阵列的k方向电容容量逐位1/2递减，对于二进制权重wji(j表示该权重是第j窗口的权重索引)，wji,k是权重wji第k位上的值，每个wji,k对应一卷积运算单元，k∈[1，B]，前一位卷积运算单元的电容值是后一位的2倍，例如最低位k＝1卷积运算单元内电容值为Cu，则最高位k＝B卷积运算单元内的电容值是1/2(k-1)*Cu。进一步地，开关闭合时，电流Ixi进入不同容量的电容中积分。特别地，开关闭合可以通过一个一直为接通或者断开的控制信号控制，wji,k＝1，卷积运算单元内的控制信号一直接通，开关闭合；wji,k＝0，卷积运算单元内的控制信号一直断开，开关断开。进一步地，如上所述，假设wji,1＝wji,B＝1，那么在电容内电流经过相同的积分时间后，电容内储存的电荷量相同，其对应的本文档来自技高网...

【技术保护点】
1.电容容量可变的电流积分和电荷共享的多位卷积运算模组，其特征在于，包括:/n至少一个数字输入x

【技术特征摘要】
1.电容容量可变的电流积分和电荷共享的多位卷积运算模组，其特征在于，包括:
至少一个数字输入xi，至少一个数模转换器(Digitaltoanalogconverter，DAC)，至少一个权重wji，由多个卷积运算单元构成的卷积运算阵列，至少一个输出yj；
所述数字输入xi由DAC按照给定的位数转换为模拟信号的电流Ixi在电路中传输；
所述权重wji，j表示该权重是第j窗口的权重索引，wji,k是权重wji第k位上的值，值为0或1；每个wji,k对应一卷积运算单元，k∈[1，B]，其中B为二进制的最高位；
所述的卷积运算阵列的规模为i*j*k，i方向是输入方向，j方向是卷积窗口方向，k方向卷积运算单元依权重wji的每一位wji,k由低位到高排列；每个卷积运算单元(i，j，k)包括电流Ixi、开关、至少一个控制信号、节点aji,k、至少一个电容，k方向卷积运算单元内电容值依位1/2递减，后一位卷积运算单元内的电容值是前一位的1/2，k＝1电容容量为Cu，则k＝B卷积运算单元的电容值为Cu/2(B-1)；
所述控制信号控制电流Ixi的积分，控制信号为接通状态，开关闭合，电流Ixi通过节点aji,k进入电容内积分，k方向不同卷积运算单元内的电容上方节点aji,k的电压随单元内电容容量2(k-1)变化，控制信号为断开状态，电流Ixi积分得到的电荷为0，电容上方节点aji,k的电压为0，该电压是xi*wji,k*2(k-1)的乘法结果；
所述yj是通过短接一个i*k面的所有卷积运算单元内节点aji,k，每个卷积运算单元内电容间电荷共享，得到的组合节点的电压，该电压是卷积运算的输出结果。


2.如权利要求1所述的运算模组，其特征在于，数字输入xi对应的1*k个卷积运算单元的组合电压为xi*wji的结果，一个i*k面的卷积运算单元组合节点的电压为∑xi·wji的结果，输出yj，完成一次卷积核和输入矩阵的卷积过程的运算。


3.如权利要求2所述的运算模组，其特征在于，所述控制信号一直为接通或者一直为断开状态。


4.如权利要求3所述的运算模组，其特征在于，所述电流Ixi被镜像或复制到卷积运算阵列中，对应的j*k面的电流是相同的，电流Ixi可以在数模转换器中被缩放。


5.如权利要求4所述的运算模组，其特征在于，所述每一个电流Ixi对应的1*k个运算单元的k方向，后一位电容容量为前一位的一半，在电容内电流经过相同的积分时间后，相邻wji,k均为1的卷积运算单元，后一位电容两端的电压是前一位电压的2倍，所有电容的积分时间是同时开始的且同时结束。


6.如权利要求5所述的运算模组，其特征在于，所述电容可替换为电阻，k...

【专利技术属性】
技术研发人员：阿隆索·莫尔加多，刘洪杰，
申请(专利权)人：深圳市九天睿芯科技有限公司，
类型：发明
国别省市：广东;44