集成电路制造技术

本发明专利技术提供一种集成电路，其包括：基底，IC芯片，设置在所述基底之上，所述IC芯片包括电磁耦合器件；电磁屏蔽层，设置在所述基底的表面上，其中所述电磁屏蔽层和所述电磁耦合器件在所述基底的表面的垂直投射方向上部分重叠。通过采用本发明专利技术的技术方案，能够在改善电磁耦合器件的隔离度的同时降低对电磁耦合器件性能的影响。

【技术实现步骤摘要】
集成电路
本专利技术实施例涉及一种集成电路装置，特别涉及具有改善的电气性能的电磁器件的集成电路装置。
技术介绍
随着半导体制造技术的发展，设置在集成电路(integratedcircuit，IC)上的电气器件(device)和相邻电气器件之间的间隔的尺寸变小，从而降低成本以及改进集成水平。然而，当相邻的电磁耦合器件(例如电感器)之间的间隔太小时，在电感器之间的互磁耦合干扰将变得严重，其导致性能下降和影响信号传输路径。通常，相邻的电感器越近，相互电磁耦合的干扰越重要。特别地，当将电磁耦合器件应用于载波聚合(carrieraggregation)技术时，收发器中的每个操作路径之间的隔离度对于避免由电磁耦合产生的非预期杂散干扰突波非常重要。此外，性能下降也影响功耗。因此，在不增加IC芯片的尺寸的情况下，改善电磁耦合器件之间的隔离度是重要的挑战。
技术实现思路
本专利技术提供一种集成电路，其包括用于改善电磁耦合的隔离度的电磁屏蔽图案的具体设计。本专利技术实施例提供一种集成电路，其包括：基底，IC芯片，设置在所述基底之上，所述本文档来自技高网...

【技术保护点】
1.一种集成电路，其特征在于，包括：/n封装的载体，/nIC芯片，设置在所述封装的载体之上，所述IC芯片包括电磁耦合器件；/n电磁屏蔽层，设置在所述封装的载体的表面上，其中所述电磁屏蔽层和所述电磁耦合器件在所述封装的载体的表面的垂直投射方向上部分重叠；/n其中，所述电磁屏蔽层包括对称的放射性图案；/n或者，所述电磁屏蔽层包括对称图案以及围绕所述对称图案的框架图案，所述框架图案以及所述对称图案通过所述对称图案的至少一个支路彼此连接。/n

【技术特征摘要】
20160712 US 62/360,982;20170531 US 15/609,0391.一种集成电路，其特征在于，包括：
封装的载体，
IC芯片，设置在所述封装的载体之上，所述IC芯片包括电磁耦合器件；
电磁屏蔽层，设置在所述封装的载体的表面上，其中所述电磁屏蔽层和所述电磁耦合器件在所述封装的载体的表面的垂直投射方向上部分重叠；
其中，所述电磁屏蔽层包括对称的放射性图案；
或者，所述电磁屏蔽层包括对称图案以及围绕所述对称图案的框架图案，所述框架图案以及所述对称图案通过所述对称图案的至少一个支路彼此连接。


2.根据权利要求1所述的集成电路，其特征在于，所述放射性图案是星形图案或者雪花形图案。


3.根据权利要求1所述的集成电路，其特征在于，所述电磁屏蔽层具有闭环图案，或者，所述电磁屏蔽层具有开环图案。


4.根据权利要求1所述的集成电路，其特征在于，所述电磁屏蔽层是浮接的，或者，所述电磁屏蔽层...

【专利技术属性】
技术研发人员：高瑞智，蔡明达，傅源豫，许志骏，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71