一种移位寄存器、栅极驱动电路及其驱动方法技术

本申请公开了一种移位寄存器、栅极驱动电路及其驱动方法，移位寄存器包括显示预充复位子电路、感测预充复位子电路、下拉控制子电路、输出子电路、感测级联子电路和插黑级联子电路，其中：插黑级联子电路，用于在第二随机信号端的控制下，向感测级联节点提供第二信号输入端的信号。本申请通过设置插黑级联子电路，可以在显示面板的部分屏幕的显示间隙中，对显示面板的另一部分屏幕进行插黑，从而降低了写黑数据需要的时间，在增强了显示面板的运动图像响应时间的同时，保证了显示面板的高刷新频率。

【技术实现步骤摘要】
一种移位寄存器、栅极驱动电路及其驱动方法
本申请实施例涉及但不限于显示
，尤其涉及一种移位寄存器、栅极驱动电路及其驱动方法。
技术介绍
随着科学技术的不断发展，各种显示装置层出不穷，为人们的生产和生活带来了极大便利。在显示面板特别是有机发光二极管显示面板(OrganicLightEmittingDiode，OLED)显示过程中，动态画面切换时会产生图像拖影现象，即当显示面板从一帧画面切换到另一帧画面时，用户会感受到上一帧的画面拖影(也称动态图像拖影)，从而影响显示效果。
技术实现思路
本申请实施例提供了一种移位寄存器、栅极驱动电路及其驱动方法，能够提升显示面板的显示品质。本申请实施例提供了一种移位寄存器，包括：显示预充复位子电路、感测预充复位子电路、下拉控制子电路、输出子电路、感测级联子电路和插黑级联子电路，其中：所述显示预充复位子电路，用于在第一信号输入端的控制下，向上拉节点提供第一电源端的信号；在复位信号端的控制下，向上拉节点提供第二电源端的信号；所述感测预充复位子电路，用于在感测级联节点和第一时钟本文档来自技高网...

【技术保护点】
1.一种移位寄存器，其特征在于，包括：显示预充复位子电路、感测预充复位子电路、下拉控制子电路、输出子电路、感测级联子电路和插黑级联子电路，其中：/n所述显示预充复位子电路，用于在第一信号输入端的控制下，向上拉节点提供第一电源端的信号；在复位信号端的控制下，向上拉节点提供第二电源端的信号；/n所述感测预充复位子电路，用于在感测级联节点和第一时钟信号端的控制下，向上拉节点提供第一时钟信号端的信号；在总复位端的控制下，向上拉节点提供第二电源端的信号；/n所述下拉控制子电路，用于在上拉节点的控制下，向下拉节点提供第一电源端或者第二电源端的信号；/n所述输出子电路，用于在上拉节点的控制下，向级联输出端提...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：显示预充复位子电路、感测预充复位子电路、下拉控制子电路、输出子电路、感测级联子电路和插黑级联子电路，其中：
所述显示预充复位子电路，用于在第一信号输入端的控制下，向上拉节点提供第一电源端的信号；在复位信号端的控制下，向上拉节点提供第二电源端的信号；
所述感测预充复位子电路，用于在感测级联节点和第一时钟信号端的控制下，向上拉节点提供第一时钟信号端的信号；在总复位端的控制下，向上拉节点提供第二电源端的信号；
所述下拉控制子电路，用于在上拉节点的控制下，向下拉节点提供第一电源端或者第二电源端的信号；
所述输出子电路，用于在上拉节点的控制下，向级联输出端提供第二时钟信号端的信号，向一个或多个信号输出端提供对应的驱动时钟信号端的信号；在下拉节点的控制下，向级联输出端提供第二电源端的信号，向一个或多个信号输出端提供复位电源端的信号；
所述感测级联子电路，用于在第一随机信号端的控制下，向感测级联节点提供第一信号输入端的信号；
所述插黑级联子电路，用于在第二随机信号端的控制下，向感测级联节点提供第二信号输入端的信号。


2.根据权利要求1所述的移位寄存器，其特征在于，所述插黑级联子电路包括：第一晶体管，其中：
所述第一晶体管的控制极与第二随机信号端连接，所述第一晶体管的第一极与第二信号输入端连接，所述第一晶体管的第二极与感测级联节点连接。


3.根据权利要求1所述的移位寄存器，其特征在于，所述感测级联子电路包括：第二晶体管，其中：
所述第二晶体管的控制极与第一随机信号端连接，所述第二晶体管的第一极与第一信号输入端连接，所述第二晶体管的第二极与感测级联节点连接。


4.根据权利要求1所述的移位寄存器，其特征在于，所述感测预充复位子电路包括：第三晶体管、第四晶体管和第五晶体管，其中：
所述第三晶体管的控制极与感测级联节点连接，所述第三晶体管的第一极与第一时钟信号端连接，所述第三晶体管的第二极与感测预充节点连接；
所述第四晶体管的控制极与第一时钟信号端连接，所述第四晶体管的第一极与感测预充节点N连接，所述第四晶体管的第二极与上拉节点连接；
所述第五晶体管的控制极与总复位端连接，所述第五晶体管的第一极与上拉节点连接，所述第五晶体管的第二极与第二电源端连接。


5.根据权利要求1所述的移位寄存器，其特征在于，所述显示预充复位子电路包括：第六晶体管和第七晶体管，其中：
所述第六晶体管的控制极与第一信号输入端连接，所述第六晶体管的第一极与第一电源端连接，所述第六晶体管的第二极与上拉节点连接；
所述第七晶体管的控制极与复位信号端连接，所述第七晶体管的第一极与上拉节点连接，所述第七晶体管的第二极与第二电源端连接。


6.根据权利要求1所述的移位寄存器，其特征在于，所述下拉控制子电路包括：第八晶体管和第九晶体管，其中：
所述第八晶体管的控制极和第一极均与第一电源端连接，所述第八晶体管的第二极与下拉节点连接；
所述第九晶体管的控制极与上拉节点连接，所述第九晶体管的第一极与下拉节点连接，所述第九晶体管的第二极与第二电源端连接。


7.根据权利要求1所述的移位寄存器，其特征在于，所述输出子电路包括：第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管和第十五晶体管，其中：
所述第十晶体管的控制极与上拉节点连接，所述第十晶体管的第一极与第二时钟信号端连接，所述第十晶体管的第二极与级联输出端连接；
所述第十一晶体管的控制极与下拉节点连接，所述第十一晶体管的第一极与级联输出端连接，所述第十一晶体管的第二极与第二电源端连接；
所述第十二晶体管的控制极与上拉节点连接，所述第十二晶体管的第一极与第一驱动时钟信号端连接，所述第十二晶体管的第二极与第一信号输出端连接；
所述第十三晶体管的控制极与下拉节点连接，所述第十三晶体管的第一极与第一信号输出端连接，所述第十三晶体管的第二极与复位电源端连接；
所述第十四晶体管的控制极与上拉节点连接，所述第十四晶体管的第一极与第二驱动时钟信号端连接，所述第十四晶体管的第二极与第二信号输出端连接；
所述第十五晶体管的控制极与下拉节点连接，所述第十五晶体管的第一极与第二信号输出端连接，所述第十五晶体管的第二极与复位电源端连接。


8.根据权利要求7所述的移位寄存器，其特征在于，所述第一信号输出端与像素电路中的第一栅线连接，所述第二信号输出端与像素电路中的第二栅线连接。


9.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括降噪子电路，其中：所述降噪子电路，用于在下拉节点的控制下，向上拉节点提供第二电源端的信号；
所述降噪子电路包括第十六晶体管，其中：所述第十六晶体管的控制极与下拉节点连接，所述第十六晶体管的第一极与上拉节点连接，所述第十六晶体管的第二极与第二电源端连接。


10.一种栅极驱动电路，其特征...

【专利技术属性】
技术研发人员：冯雪欢，李永谦，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方卓印科技有限公司，
类型：发明
国别省市：北京;11