基于GaN材料的半导体器件材料层结构以及GaN器件制造技术

本实用新型专利技术提供一种基于GaN材料的半导体器件材料层结构，其包括衬底以及在衬底上依次形成的形核层、过渡层、超结晶格层、第一二维电子气约束层、通道层、阻挡层、实时沉积于阻挡层上的第一钝化层、第二二维电子气约束层、实时沉积于所述第二二维电子气约束层上的第二钝化层、第三钝化层，于所述通道层以及所述阻挡层之间形成二维电子气，所述第一二维电子气约束层的禁带宽度大于所述通道层的禁带宽度，所述第二二维电子气约束层的禁带宽度大于所述阻挡层的禁带宽度，所述第三钝化层为低压等离子SiNx层。本实用新型专利技术从多方面来充分降低GaN器件的动态导通电阻，特别是高温动态导通电阻，提高GaN器件的可靠性。

【技术实现步骤摘要】
基于GaN材料的半导体器件材料层结构以及GaN器件
本技术涉及半导体
，尤其涉及一种基于GaN材料的半导体器件材料层结构以及GaN器件。
技术介绍
GaN属于第三代半导体材料，GaN具有禁带宽度大、热导率高、耐高温、抗辐射、耐酸碱、高强度和高硬度等特性，因此广泛应用于各种半导体器件。基于GaN材料的半导体器件材料层结构包括多层，为了防止栅极漏电，会在GaN外延层结构上设置SiNx作为栅极介质的钝化层，目前的钝化层采用的是等离子强化SiNx(PESiNx)，等离子强化SiNx在低温条件下所形成的钝化层，其密度低(低于2.8x10-3kg/cm-3)、介电常数较大、张应力和压应力小、禁带宽度4eV左右，无法有效防止栅极漏电。
技术实现思路
鉴于此，为了在一定程度上解决相关技术中的技术问题之一，有必要提供一种基于GaN材料的半导体器件材料层结构以及GaN器件，从多方面来充分降低GaN器件的动态导通电阻，特别是高温动态导通电阻，提高GaN器件的可靠性。本技术提供一种基于GaN材料的半导体器件材料层结构，其包括衬底以及在衬底上依次形成的形核层、过渡层、超结晶格层、第一二维电子气约束层、通道层、阻挡层、实时沉积于阻挡层上的第一钝化层、第二二维电子气约束层、实时沉积于所述第二二维电子气约束层上的第二钝化层、第三钝化层，于所述通道层以及所述阻挡层之间形成二维电子气，所述第一二维电子气约束层的禁带宽度大于所述通道层的禁带宽度，所述第二二维电子气约束层的禁带宽度大于所述阻挡层的禁带宽度，所述第三钝化层为低压等离子SiNx层。进一步的，所述形核层的厚度为0.01um-1um；和/或所述过渡层的厚度为0.01um-5um；和/或所述超结晶格层的厚度为0.1um-100um；和/或所述第一二维电子气约束层的厚度为0.5um-100um；和/或所述通道层的厚度为0.001um-10um；和/或所述阻挡层的厚度为0.1nm-100nm；和/或所述第一钝化层的厚度为1nm-100nm；和/或所述第二二维电子气约束层的厚度为1nm-100nm；和/或所述第二钝化层的厚度为1nm-100nm；和/或所述第三钝化层的厚度为0.1um-100um。进一步的，所述第一钝化层和第二钝化层同为低压等离子SiNx层。进一步的，所述第一二维电子气约束层为AlGaN材料，其中，从下往上或从上往下，所述第一二维电子气约束层中的Al占比阶梯递增。进一步的，所述第一钝化层在所述阻挡层上，所述第二钝化层实时沉积在所述第二二维电子气约束层上。本技术还提供一种采用了所述的基于GaN材料的半导体器件材料层结构的GaN器件。通过以上方案可知，本技术设置了第一二维电子气约束层以及第二二维电子气约束层，第一二维电子气约束层以及第二二维电子气约束层能够分别作为二维电子逃逸阻挡墙，防止了为二维电子的逃逸，保持二维电子气的浓度，避免GaN器件使用时动态电阻因二维电子气的流失而增高，减低或排除动态导通电阻，阻挡层上实时沉积的第一钝化层能够避免阻挡层氧化，第二二维电子气约束层上实时沉积的第二钝化层能够避免第二二维电子气约束层氧化，第三钝化层采用了低压等离子SiNx(LPSiNx)，具有密度高(达到3.2x10-3kg/cm-3)的特点，而且介电常数比等离子强化SiNx(PESiNx)小，张应力和压应力均优于等离子强化SiNx、禁带宽度达到5eV，低压等离子SiNx不仅能够有效地防止栅极漏电，而且能够与第二二维电子气约束层同时配合来抑制二维电子气，防止二维电子气通过钝化层逃逸，因此本技术可以从多方面来充分降低GaN器件的动态导通电阻，特别是高温动态导通电阻，提高GaN器件的可靠性。附图说明图1为本技术具体实施方式的结构示意图。如下具体实施方式将结合上述附图进一步说明本技术。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得所有其他实施例，都属于本技术的保护范围。可以理解的是，附图仅仅提供参考与说明用，并非用来对本技术加以限制。附图中显示的连接关系仅仅是为了便于清晰描述，并不限定连接方式。需要说明的是，当一个组件被认为是“连接”另一个组件时，它可以是直接连接到另一个组件，或者可能同时存在居中组件。除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的
的技术人员通常理解的含义相同。还需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。还需要说明的是，本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。参阅图1，本实施方式提供的一种基于GaN材料的半导体器件材料层结构200，其能够应用在GaN器件例如GaN功能器件和GaN射频器件等中。所述半导体器件层结构200包括衬底100以及在衬底100上依次形成的形核层101、过渡层102、超结晶格层103、第一二维电子气约束层104、通道层105、阻挡层106、实时沉积(in-situ)在阻挡层106上的第一钝化层107、第二二维电子气约束层108、实时沉积(in-situ)在第二二维电子气约束层108上的第二钝化层109、以及第三钝化层110。于所述通道层105以及所述阻挡层106之间形成二维电子气E。所述第一二维电子气约束层104的禁带宽度大于所述通道层105的禁带宽度，所述第二二维电子气约束层108的禁带宽度大于所述阻挡层106的禁带宽度。衬底100可以是硅(Si)，碳化硅(SiC)，石英(Diamond)，Ga2O3，或者是其它衬底100。形核层101的厚度为0.01um-1um，可以采用AlN制成。过渡层102的厚度为0.01um-5um，可以采用AlGaN，其中，从上往下或者从下往上，Al占比可以阶梯递增，即相当于包括多层子形核层101叠加构成的一个完整的形核层101，从上往下或者从下往上，子形核层101Al占比阶梯本文档来自技高网...

【技术保护点】
1.一种基于GaN材料的半导体器件材料层结构，其特征在于，其包括衬底以及在衬底上依次形成的形核层、过渡层、超结晶格层、第一二维电子气约束层、通道层、阻挡层、实时沉积于阻挡层上的第一钝化层、第二二维电子气约束层、实时沉积于所述第二二维电子气约束层上的第二钝化层、第三钝化层，于所述通道层以及所述阻挡层之间形成二维电子气，所述第一二维电子气约束层的禁带宽度大于所述通道层的禁带宽度，所述第二二维电子气约束层的禁带宽度大于所述阻挡层的禁带宽度，所述第三钝化层为低压等离子SiNx层。/n

【技术特征摘要】
1.一种基于GaN材料的半导体器件材料层结构，其特征在于，其包括衬底以及在衬底上依次形成的形核层、过渡层、超结晶格层、第一二维电子气约束层、通道层、阻挡层、实时沉积于阻挡层上的第一钝化层、第二二维电子气约束层、实时沉积于所述第二二维电子气约束层上的第二钝化层、第三钝化层，于所述通道层以及所述阻挡层之间形成二维电子气，所述第一二维电子气约束层的禁带宽度大于所述通道层的禁带宽度，所述第二二维电子气约束层的禁带宽度大于所述阻挡层的禁带宽度，所述第三钝化层为低压等离子SiNx层。


2.根据权利要求1所述的基于GaN材料的半导体器件材料层结构，其特征在于：
所述形核层的厚度为0.01um-1um；和/或
所述过渡层的厚度为0.01um-5um；和/或
所述超结晶格层的厚度为0.1um-100um；和/或
所述第一二维电子气约束层的厚度为0.5um-100um；和/或
所...

【专利技术属性】
技术研发人员：刘春利，
申请(专利权)人：深圳镓华微电子有限公司，
类型：新型
国别省市：广东;44