半导体结构制造技术

本实用新型专利技术涉及一种半导体结构，所述半导体结构包括：第一基底，所述第一基底表面具有图形区域，所述图形区域内形成有器件图形；第二基底，所述第二基底通过支撑结构压合于所述第一基底表面，所述支撑结构通过粘胶与所述第一基底和/或第二基底粘结，所述支撑结构环绕所述图形区域设置使得所述第一基底与所述第二基底之间构成空腔，所述图形区域位于所述空腔内；所述第一基底表面还设置有位于所述空腔内具有一定高度的阻挡坝结构，所述阻挡坝结构位于所述支撑结构与所述图形区域之间，呈一封闭图形，围绕所述图形区域设置，阻挡自所述第一基底和第二基底之间溢出的粘胶。所述半导体结构的性能不受压合过程的溢胶影响。

【技术实现步骤摘要】
半导体结构
本技术涉及半导体
，尤其涉及一种半导体结构。
技术介绍
半导体晶圆的某些制造工艺中，比如图像传感器(CIS，MOSImageSensor)的TSV(ThroughSiliconVia，硅通孔)工艺等，就包含了压合的工艺，将两片晶圆或者一片晶圆与一片基板通过压合(bonding)的工艺，粘合成一片集成的晶圆，形成产品功能，在一些工艺之中，还形成了空腔腔体。在此过程中，压合过程需要用到一些胶合的材料，使两片需要粘合的材料能够很好的结合在一起；而用于胶合的材料，大多数是液体状态，在胶合过程中，需要严格控制剂量，用量的控制失误或者控制困难，会出现溢胶现象，溢出至两片晶圆之间的空腔结构中，会导致液体材料流入到晶圆上的芯片图形上，例如图像传感单元被胶合材料覆盖，对产品性能及良率造成影响。如何避免压合过程中，胶体溢出至芯片图形上，是目前亟待解决的问题。
技术实现思路
本技术所要解决的技术问题是，提供一种半导体结构，避免压合过程中的溢胶对产品性能的影响。为了解决上述问题，本技术提供了一种半导体结构，包括：第一基底，所述第一基底表面具有图形区域，所述图形区域内形成有器件图形；第二基底，所述第二基底通过支撑结构压合于所述第一基底表面，所述支撑结构通过粘胶与所述第一基底和/或第二基底粘结，所述支撑结构环绕所述图形区域设置使得所述第一基底与所述第二基底之间构成空腔，所述图形区域位于所述空腔内；所述第一基底表面还设置有位于所述空腔内具有一定高度的阻挡坝结构，所述阻挡坝结构位于所述支撑结构与所述图形区域之间，呈一封闭图形，围绕所述图形区域设置，阻挡自所述第一基底和第二基底之间溢出的粘胶。可选的，所述支撑结构形成于所述第一基底表面，所述第二基底通过粘胶压合于与所述支撑结构顶部。可选的，所述支撑结构形成于所述第二基底表面，所述支撑结构通过粘胶压合于所述第一基底表面。可选的，所述阻挡坝结构包括一个呈闭环图形的阻挡坝。可选的，所述阻挡坝结构包括两个及两个以上呈闭环图形套嵌设置的阻挡坝，相邻阻挡坝之间具有一定间距。可选的，所述器件图形包括凸起图形、凹陷图形中的至少一种。可选的，所述阻挡坝结构的高度与所述器件图形高度相同或高于所述器件图形的高度。可选的，所述第一基底上具有多个图形区域和多个阻挡坝结构，每个所述图形区域分别被所述阻挡坝结构及所述支撑结构包围。本技术的半导体结构的形成方法，在两片基底进行压合的过程中，通过位于图形区域外围的阻挡坝结构阻挡溢出的粘胶，从而避免溢出的粘胶影响到器件图形，提高产品的良率。附图说明图1a至图1b为本技术现有技术的粘胶溢出覆盖芯片图形的结构示意图；图2a至图3b为本技术一具体实施方式的半导体结构的形成过程的结构示意图；图4至图5为本技术一具体实施方式的半导体结构的形成过程的结构示意图。具体实施方式如
技术介绍
中所述，现有技术中，两片晶圆通过粘胶压合固定过程中，粘胶容易溢出，对晶圆表面的芯片性能造成影响。请参考图1a和图1b，为压合过程中，粘胶溢出覆盖芯片图形的结构示意图。其中图1a为俯视示意图(未示出第二晶圆120)；图1b为剖面示意图。第二晶圆120压合于所述第一晶圆110表面，第一晶圆110表面形成有芯片图形111，所述第一晶圆110和所述第二晶圆120之间形成有支撑结构130，围绕芯片图形111所在区域，使得所述第一晶圆110和所述第二晶圆120之间构成空腔140，所述芯片图形111位于所述空腔140内。所述支撑结构130顶部与所述第二晶圆120之间通过粘胶层131粘结。由于粘胶在固化前是液态，在进行压合过程中，部分会溢出进入空腔140内覆盖边缘的芯片图形111，从而影响产品性能。为了解决上述问题，技术人提出一种新的半导体结构的形成方法，避免压合过程中的溢胶影响产品性能。以下面结合附图对本技术提供的半导体结构及其形成方法的具体实施方式做详细说明。请参考图2a至图3b，为本技术一具体实施方式的半导体结构的形成过程的结构示意图。请参考图2a和图2b，提供第一基底200，所述第一基底200表面具有图形区域，所述图形区域内形成有器件图形201，所述第一基底200表面设置具有一定高度的阻挡坝结构210，以及支撑结构220，所述支撑结构220位于所述阻挡坝结构210外围，围绕所述图形区域设置，呈一封闭图形。图2a为所述第一基底200的俯视示意图，图2b为剖面示意图，其中仅示出了部分器件图形201。所述第一基底200可以包括半导体衬底，例如单晶硅、绝缘体上硅等，还可以包括位于所述半导体衬底表面的介质层、金属连接层等。所述第一基底200可以为形成有若干芯片的晶圆，所述第一基底200表面具有芯片图形，所述芯片图形包括若干器件图形。所述器件图形201可以为凸起的图形结构，也可以为凹陷的图形结构，可以为长方形、圆形、矩形或者多边形等图形中的一种或多种，例如长条线、凹槽、通孔等。在一些具体实施方式中，所述器件图形201可以为图像传感器的像元阵列图形。该具体实施方式中，所述器件图形201为凸起图形。所述支撑结构220环绕所述器件图形201所在的图形区域设置，用于支撑后续待压合于所述第一基底200上方的第二基底，从而在所述第一基底200与所述第二基底之间构成空腔，使得所述器件图形201位于空腔内。所述阻挡坝结构210位于所述图形区域与所述支撑结构220之间，该具体实施方式中，所述阻挡坝结构210仅包括一个成闭环图形的阻挡坝，所述阻挡坝为单层的围栏形状，环绕所述图形区域设置，成为封闭图形。该具体实施方式中，所述阻挡坝结构210围成的区域为矩形，在其他具体实施方式中，也可以根据所述第一基底200上器件图形201的分布，围成圆形、多边形等其他封闭图形。所述阻挡坝结构210与所述支撑结构220之间的间距范围可以为1μm～1000μm，可以根据实际的材料解析能力及空间来设置，以使得所述阻挡坝结构210与所述支撑结构220之间有足够的空间容纳溢出的胶水。该具体实施方式中，所述器件图形201为凸起图形结构，所述阻挡坝结构210可以与所述器件图形201的高度相同，或者高于所述器件图形201的高度。在一个具体实施方式中，所述阻挡坝结构210还可以与所述器件图形201位于同一个光刻层，在通过刻蚀工艺在所述第一基底200表面形成所述器件图形201的同时，形成所述阻挡坝结构210，无需增加工艺步骤。此时，所述器件图形201与所述阻挡坝结构210的高度相同。在其他具体实施方式中，也可以单独形成所述阻挡坝结构210，所述阻挡坝结构210的高度大于所述器件图形201的高度。请参考图3a和图3b，在所述支撑结构220顶部涂敷粘胶301，将所述第二基底300压合于所述支撑结构220顶部，通过所述粘胶301固定。所述支撑结构220环绕所述图形区域设置使得所述第一基底200与所述第二本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n第一基底，所述第一基底表面具有图形区域，所述图形区域内形成有器件图形；/n第二基底，所述第二基底通过支撑结构压合于所述第一基底表面，所述支撑结构通过粘胶与所述第一基底和/或第二基底粘结，所述支撑结构环绕所述图形区域设置使得所述第一基底与所述第二基底之间构成空腔，所述图形区域位于所述空腔内；/n所述第一基底表面还设置有位于所述空腔内具有一定高度的阻挡坝结构，所述阻挡坝结构位于所述支撑结构与所述图形区域之间，呈一封闭图形，围绕所述图形区域设置，阻挡自所述第一基底和第二基底之间溢出的粘胶。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
第一基底，所述第一基底表面具有图形区域，所述图形区域内形成有器件图形；
第二基底，所述第二基底通过支撑结构压合于所述第一基底表面，所述支撑结构通过粘胶与所述第一基底和/或第二基底粘结，所述支撑结构环绕所述图形区域设置使得所述第一基底与所述第二基底之间构成空腔，所述图形区域位于所述空腔内；
所述第一基底表面还设置有位于所述空腔内具有一定高度的阻挡坝结构，所述阻挡坝结构位于所述支撑结构与所述图形区域之间，呈一封闭图形，围绕所述图形区域设置，阻挡自所述第一基底和第二基底之间溢出的粘胶。


2.根据权利要求1所述的半导体结构，其特征在于，所述支撑结构形成于所述第一基底表面，所述第二基底通过粘胶压合于与所述支撑结构顶部。


3.根据权利要求1所述的半导体结构，其特征在于，所述支撑...

【专利技术属性】
技术研发人员：杨海明，刘路路，
申请(专利权)人：苏州多感科技有限公司，
类型：新型
国别省市：江苏;32