灵活支持混合总线协议的芯片配置网络系统技术方案

本发明专利技术属于芯片配置网络技术领域，特别涉及一种灵活支持混合总线协议的芯片配置网络系统，包括配置网络主从接口、协议解析与地址映射模块和核心互连网络；在配置网络主从接口处分别增加协议解析与地址映射模块；所述协议解析与地址映射模块用于实现总线读写请求/读写响应地址与网络ID之间的转换，以及将不同总线协议的读写请求或读写响应按照统一的格式转化为数据包的形式并注入核心互连网络，或将从核心互连网络接收的数据包根据不同的总线协议转换为相应的总线信号时序。本发明专利技术可灵活支持相同或者不同总线协议的网络互连和协议桥接，大大降低芯片配置网络的设计复杂度和技术门槛，并兼具良好地可扩展性和重用性。

【技术实现步骤摘要】
灵活支持混合总线协议的芯片配置网络系统
本专利技术属于芯片配置网络
，特别涉及一种灵活支持混合总线协议的芯片配置网络系统。
技术介绍
芯片配置网络主要用于支撑芯片中各主配接口(如I2C、JTAG、PCIE等)对芯片内部的相关寄存器或RAM空间的配置和管理，为芯片功能和性能的实现提供基础性保障。随着芯片设计规模的不断增大，芯片内部配置网络的设计规模和设计复杂度也随之增大。一方面，配置网络支持的主(Master)从(Slave)接口规模越来越大，大规模系统芯片内部配置网络的主从接口数已超过100个；另一方面，为了缩短产品上市时间，芯片内部通常会集成多种多样的商用IP(知识产权核)，这些商用IP在芯片中可能位于配置网络的主口(Master)位置，也位于配置网络的从口(Slave)位置，甚至既有从接口也有主接口与配置网络相连。此外，不同的商用IP可能采用不同的总线协议(如AXI、AHB、APB等)，使得芯片内部可能同时存在多种不同协议类型的总线配置需求，进而导致设计复杂度的急剧增大。以某SRIO交换芯片的配置网络设计为例，如图1所示。根据本文档来自技高网...

【技术保护点】
1.一种灵活支持混合总线协议的芯片配置网络系统，其特征在于，包括：配置网络主从接口、协议解析与地址映射模块和核心互连网络；在配置网络主从接口处分别增加协议解析与地址映射模块，协议解析与地址映射模块与核心互连网络连接；所述协议解析与地址映射模块用于实现总线读写请求/读写响应地址与网络ID之间的转换，以及将不同总线协议的读写请求或读写响应按照统一的格式转化为数据包的形式并注入核心互连网络，或将从核心互连网络接收的数据包根据不同的总线协议转换为相应的总线信号时序，数据包在核心互连网络中传输时具有协议无关性。/n

【技术特征摘要】
1.一种灵活支持混合总线协议的芯片配置网络系统，其特征在于，包括：配置网络主从接口、协议解析与地址映射模块和核心互连网络；在配置网络主从接口处分别增加协议解析与地址映射模块，协议解析与地址映射模块与核心互连网络连接；所述协议解析与地址映射模块用于实现总线读写请求/读写响应地址与网络ID之间的转换，以及将不同总线协议的读写请求或读写响应按照统一的格式转化为数据包的形式并注入核心互连网络，或将从核心互连网络接收的数据包根据不同的总线协议转换为相应的总线信号时序，数据包在核心互连网络中传输时具有协议无关性。


2.根据权利要求1所述的灵活支持混合总线协议的芯片配置网络系统，其特征在于，所述协议解析与地址映射模块包括同步处理子模块、协议封包处理子模块、地址映射子模块、协议解包处理子模块、输入队列子模块和输出队列子模块；
所述同步处理子模块，用于完成信号在总线时钟与网络时钟之间的跨时钟域处理；
所述协议封包处理子模块，用于根据总线协议将总线读写请求/读写响应封装成数据包的形式；
所述地址映射子模块，用于总线读写请求/读写响应地址与网络DEST_ID之间的映射，该DEST_ID封装至数据包中，用于在核心互连网络中选路；
所述协议解包处理子模块，用于接收网络中传送过来的数据包，并根据不同的总线协议转换成相应的总线信号时序；
所述输入队列子模块，用于接收网络传送过来的数据包，生成相应的反压信号输送给网络，并在总线读写请求/读写响应信号的控制下上传数据包至协议解包处理子模块进行后续解包处理；
所述输出队列子模块，用于接收总线读写请求/读写响应经协议封包处理子模块后产生的数据包，生成相应的反压信号给总线接口，并在网络空闲时将输出队列子模块中的数据包注入网络。


3.根据权利要求1所述的灵活支持混合总线协议的芯片配置网络系统，其特征在于，不同总线协议的读写请求或读写响应在网络中具有统一的数据包格式，其数据包格式如下：

【专利技术属性】
技术研发人员：汤先拓，邬江兴，刘勤让，沈剑良，吕平，陈艇，宋克，李沛杰，刘冬培，张丽，
申请(专利权)人：中国人民解放军战略支援部队信息工程大学，
类型：发明
国别省市：河南;41