一种优化SAR ADC中电容阵列冗余权重的算法制造技术

本发明专利技术公开了一种优化SAR ADC中电容阵列冗余权重的算法，该算法包括如下步骤：S1，根据所设计的ADC的位数n，选择CX、CL、CB、CM的取值区间；S2，定义判决条件1：2≤WL–2*W1M≤6；S3,定义判决条件2：W＝2n；S4,根据判决条件1和定义判决条件2，对CX、CL、CB、CM在取值区间内进行扫描，即可得到CX、CL、CB、CM的取值。本发明专利技术，可用于需要高速高精度逐次逼近式模数转换器的芯片设计中。经该算法所优化的冗余电容阵列，可以放宽对DAC中相邻位电容匹配和寄生的要求，降低对比较器速度的要求，为各次比较提供足够的冗余空间，从而消除由电容不匹配引起的静态非线性误差和比较器速度引起的动态误差。在高速高精度逐次逼近式模数转换器设计领域有独到的优势。

【技术实现步骤摘要】
一种优化SARADC中电容阵列冗余权重的算法
本专利技术涉及高速高精度逐次逼近式模数转换器的芯片设计
，具体为一种优化SARADC中电容阵列冗余权重的算法。
技术介绍
说明：本算法可用于优化nbit分段式电荷重分配SARADC中二进制电容阵列冗余权重，下面以12bit分段式电荷重分配SARADC为例作为说明。在传统12bit分段式电荷重分配SARADC设计中，二进制加权电容阵列构成的DAC，如附图1所示，CB为耦合电容、C0为一位冗余电容、C1-C12为二进制加权电容。附图1中每一位的权重系数可由(1)式表示：对于附图1所示的传统二进制加权电容阵列，第i位的冗余权重可由(2)式表示：可见传统的二进制加权电容阵列每一位的冗余权重都为0，每一个模拟输入值都对应一个唯一的数字码。也就是说，对于某一个模拟输入值，当DAC转换出现误差时，无法通过校正的方式来恢复得到正确的输出码。一方面，在目前工艺制程条件下，器件、寄生电阻和寄生电容，以及工艺误差，使得DAC相邻位的加权电容之间的二倍关系不够精确，这将本文档来自技高网...

【技术保护点】
1.一种优化SAR ADC中电容阵列冗余权重的算法，包括定义LSB电容阵列表示为C

【技术特征摘要】
1.一种优化SARADC中电容阵列冗余权重的算法，包括定义LSB电容阵列表示为CL＝C0L+……+CLL，MSB电容阵列表示为CM＝C1M+……+CMM，耦合电容表示为CB，额外接地电容表示为CX，单位电容表示为Ci，对于具有冗余权重的二进制加权电容阵列，nbitADC的电容阵列的总权重表示为:



LSB电容阵列每一位的权重系数可由(4)式表示：



LSB电容阵列总的权重表示为：



MSB电容阵列每一位的权重系...

【专利技术属性】
技术研发人员：罗志国，李俊，夏建宝，高龙辉，危长明，陈良生，
申请(专利权)人：上海胤祺集成电路有限公司，
类型：发明
国别省市：上海;31