当前位置: 首页 > 专利查询>南京大学专利>正文

基于复合介质栅结构的成像阵列及其曝光、读取方法技术

技术编号:25312412 阅读:49 留言:0更新日期:2020-08-18 22:30
本发明专利技术提供一种基于复合介质栅结构的成像阵列及其曝光、读取方法。成像阵列包括具有复合介质栅结构的像素单元,每个像素单元的源极和漏极对称,若干数目的单元相互串联构成一行,同一行的相邻单元之间共用漏极或源极,若干行单元的漏极或源极再分别通过N型注入区与其它行对应位置的漏极或源极纵向连接构成若干列,在同一列中,将间隔若干行的N型注入区使用欧姆接触连接到一列金属层位线;在一列金属层位线的一端设有选择开关晶体管;每一行单元的控制栅极横向延伸连接为一个整体,并且在同一行中,将间隔若干列的单元的控制栅极使用欧姆接触连接到一行金属层字线。本发明专利技术可以有效地进一步减小像素周期尺寸,提高成像分辨率。

【技术实现步骤摘要】
基于复合介质栅结构的成像阵列及其曝光、读取方法
本专利技术涉及复合介质栅结构的像素单元,尤其涉及一种由复合介质栅像素单元构成的VirtualGround(VG)型阵列架构及其曝光和读取方法。
技术介绍
图像传感器在当今社会应用非常广泛,如移动手机、数码相机、各种摄像机以及国防探测领域。当前发展的主要成像探测器是CCD和CMOS-APS两种类型,CCD基本结构是一列列MOS电容串联,通过电容上面电压脉冲时序控制半导体表面势阱产生和变化,进而实现光生电荷信号的存储和转移读出;CMOS-APS每个像素采用二极管和多个晶体管组成,读取曝光前后的变化情况得到光信号。CMOS-APS由于某些优点近年来逐渐成为市场的主导,CCD生产对工艺要求极高,成品率和成本不够理想。目前CCD与CMOS都力图进一步缩小像素尺寸提高分辨率,CCD因为受到边缘电场等效应使得像素尺寸很难进一步缩小。而CMOS-APS每个像素由多个晶体管与一个感光二极管构成,使得每个像素的感光区域只占据像素本身很小的表面积,灵敏度和分辨率相对较小。另外CMOS-APS每个像素包含多个晶体管来完成本文档来自技高网...

【技术保护点】
1.基于复合介质栅结构的成像阵列,成像阵列由多个像素单元组成,像素单元采用复合介质栅结构,其特征在于,每个像素单元的源极和漏极对称设置,若干数目的像素单元相互串联构成一行,同一行的相邻像素单元之间共用漏极或源极,每一行的像素单元的漏极或源极再分别通过N型注入区与其它行对应位置的漏极或源极纵向连接构成若干列;在同一列中,将间隔若干行的N型注入区使用欧姆接触连接到一列金属层位线,使得同一列的像素单元相互并联;在一列金属层位线的一端设有选择开关晶体管,奇数列和偶数列的开关晶体管位于不同端;每一行像素单元的控制栅极横向延伸连接为一个整体,并且在同一行中,将间隔若干列的像素单元的控制栅极使用欧姆接触连接...

【技术特征摘要】
1.基于复合介质栅结构的成像阵列,成像阵列由多个像素单元组成,像素单元采用复合介质栅结构,其特征在于,每个像素单元的源极和漏极对称设置,若干数目的像素单元相互串联构成一行,同一行的相邻像素单元之间共用漏极或源极,每一行的像素单元的漏极或源极再分别通过N型注入区与其它行对应位置的漏极或源极纵向连接构成若干列;在同一列中,将间隔若干行的N型注入区使用欧姆接触连接到一列金属层位线,使得同一列的像素单元相互并联;在一列金属层位线的一端设有选择开关晶体管,奇数列和偶数列的开关晶体管位于不同端;每一行像素单元的控制栅极横向延伸连接为一个整体,并且在同一行中,将间隔若干列的像素单元的控制栅极使用欧姆接触连接到一行金属层字线。


2.根据权利要求1所述的基于复合介质栅结构的成像阵列,其特征在于,所述成像阵列的衬底为一个共用的通过注入形成的p型衬底。


3.根据权利要求1所述的基于复合介质栅结构的成像阵列,其特征在于,同一列的像素单元相互并联所隔的行数为8~64行。


4.如权利要求1所述的基于复合介质栅结构的成像阵列的曝光方法,其特征在于,在衬底加一负偏压脉冲Vb;在曝光过程中所有选择开关晶体管栅接电压Von,保证开启;选择开关晶体管不与阵列相连的另一端加一正向电压脉冲Vp;控制栅极加零正向偏压脉冲Vg。


5.根据权利要求4所述的曝光方法,其特征在于,负偏压脉冲V...

【专利技术属性】
技术研发人员:闫锋王子豪李张南沈凡翔胡心怡柴智顾郅扬
申请(专利权)人:南京大学
类型:发明
国别省市:江苏;32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1