一种基于IP Core技术的波形显示控制处理核制造技术

本发明专利技术请求保护一种基于ＩＰ　Ｃｏｒｅ技术的波形显示控制处理核，属于医学电子领域。本发明专利技术设计的基于ＩＰ　Ｃｏｒｅ技术的波形显示控制处理核，各模块采用硬件描述语言编程基于ＦＰＧＡ实现。总控制模块计算波形数据抽样参数，设置ＦＩＦＯ堆栈长度，确定显示方式，向数据波形驱动显示模块发送波形显示方式命令，控制ＦＩＦＯ堆栈及其控制模块对待显示波形数据依次进行抽样存储，对待显示数据进行统计分析，确定显示波形的当前绘点坐标，根据波形显示方式命令和显示波形的当前绘点坐标驱动ＬＣＤ进行波形显示。本发明专利技术适用于波形显示控制。

【技术实现步骤摘要】

：本专利技术涉及电子
，尤其涉及一种基于IP Core(IntellectualProperty Core：知识产权内核)技术的波形显示控制处理技术。
技术介绍
波形显示和LCD液晶显示器等显示器在国防军事、航空航天、工业制造、医疗等行业的控制和信息检测分析方面具有非常重要的应用。目前国内外波形显示，或者采用软件编程实现，即先把传感器采集的波形信号经过模/数(A/D)转换后送往主控芯片，然后主控芯片中对数据进行读取，分析和处理，最后把经过处理的数据和LCD显示指令交替周期性地送往LCD显示器驱动显示器显示波形，这样在进行波形显示时占用系统资源多(至少需要一个主控芯片及主控芯片的必要外围电路)，尤其占用较多的时间资源，这导致在实时性波形数据分析和处理方面存在不足；或者采用模拟电路实现，具有电路复杂，功耗大，成本高，体积大，抗干扰能力较差等缺点，不利于资源的重用和维护升级；或者虽然采用可编程、可定制处理器实现波形发生技术(通过查表技术把数据送往数模转换器)或仅是实现一个图形LCD控制器，但是要想用户波形数据完整显示在LCD上，必须要求用户自己编程对数据进行处理，也就是说不能对用户波形数据实现智能处理，即没有把波形显示研究提升到IP Core水平上设计成波形显示控制处理核。随着设计与制造技术的发展，集成电路发展到IP Core，即SoC(System on-->a Chip：在一个芯片上广泛使用预定制模块IP Core而得以快速开发的集成电路)设计技术，有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式，目前波形显示技术不能适应该技术主流，关于波形显示控制处理核IP Core设计未见报道，所以很有必要设计一种波形显示控制处理核IP Core技术，嵌入在FPGA中解决目前波形显示方法存在的不足和不能适应未来技术发展等问题。
技术实现思路
本专利技术针对现有技术中的上述缺陷，设计了一种能对用户要显示的波形数据进行智能处理和驱动LCD显示器动态显示的基于IP Core技术的波形显示控制处理核。本专利技术采用FPGA实现基于IP Core的波形显示智能控制，包括集成在FPGA中采用硬件描述语言实现的总控制处理模块、统计分析模块、FIFO堆栈及其控制模块、数据波形驱动显示模块，总控制模块计算波形数据抽样参数，设置FIFO堆栈长度，确定显示方式，向数据波形驱动显示模块发送波形显示方式命令；FIFO堆栈及其控制模块，根据波形数据抽样参数，按先进先出的原则对从波形数据输入接口接收的待显示波形数据依次进行抽样存储；数据统计分析模块，对FIFO堆栈及其控制模块存储器中的数据进行统计分析，根据待显示的波形数据，以及LCD显示器的波形显示区间的高度象素个数，计算乘积参数；数据波形显示模块确定显示波形的当前绘点坐标，根据波形显示方式命令和显示波形的当前绘点坐标驱动显示器。波形显示控制处理核接口把LCD参数、显示区域参数、采样率和波形显示数据等送往波形显示控制处理核，波形数据就会完整的显示在LCD显示器预定区域内。可以有效克服现有采用可编程、可定制处理器实现波形发生或-->图形显示存在的必须要求用户自己编程对数据进行处理和编程驱动LCD显示，且不能对用户波形数据实现智能处理等不足。通过该专利技术内部的先进先出FIFO堆栈及其控制模块、数据统计分析模块、波形数据驱动显示模块和总控制模块的协同处理实现用户波形数据智能处理和显示。基于IP Core技术的波形显示控制处理核可嵌入在FPGA中，电路设计简单、功耗小、抗干扰能力强，进一步促进了波形显示器的SOC化、微型化，多功能化和提高波形显示的实时性，有效地降低了产品的开发成本，缩短开发周期。在国防军事、航空航天、工业制造、医疗等行业的控制和信息检测分析方面有着广泛的应用前景。附图说明图1为基于IP Core技术的波形显示控制处理核功能模块示意框图。具体实施方式本专利技术采用FPGA技术实现基于IP Core的波形显示控制。该波形显示控制器包括：先进先出FIFO堆栈及其控制模块、数据统计分析模块、数据波形驱动显示模块和总控制模块等。该IP Core供用户调用或与其他IP Core集成所需要的对外接口由波形数据输入接口、时钟输入接口、LCD类型选择控制接口、显示类型选择接口、LCD显示器接口、重置信号输入接口等组成。该基于IP Core的波形显示控制处理核可采用如VHDL(Very High Speed IntegratedCircuit)、Verilog HDL等硬件描述语言编程实现。下面结合附图和实施实例具体描述本专利技术各模块实现的功能和具体实施方式。如图1所示为基于IP Core技术的波形显示控制处理核功能模块框图。1)总控制模块：根据从LCD类型选择控制接口、显示类型选择接口、-->重置信号输入接口传输过来的命令控制FIFO堆栈及其控制模块、数据统计分析模块和数据波形驱动显示模块协同工作。(1)通过重置信号输入接口接收到来自波形显示控制处理核外送来的重置信号(或初始化信号)时，控制FIFO堆栈及其控制模块对FIFO堆栈数据清零，控制数据统计分析模块对其内乘积参数比较寄存器内容置1，控制数据波形驱动显示模块初始化。(2)通过LCD类型选择控制接口接收来自波形显示控制处理核外发送过来的LCD显示器的波形显示区的宽度象素个数(设为Wn)和高度象素个数(设为Hn)、显示区左上角上面的象素个数(设为LTn)和左面的象素个数(设为LLn)、欲显示波形的周期个数(设为Tn)以及波形数据采样率(设为F)等参数，则抽样参数(设为Sn)通过算法处理单元调用公式：“Sn＝F÷(Wn÷Tn)”并取整数计算得到；总控制模块将“Hn”参数传输给数据统计分析模块，将“Wn”、“LTn”和“LLn”等参数传输给数据波形驱动显示模块。(3)通过显示类型选择接口接收到来自波形显示控制处理核外发送来的显示方式指令数据(指令数据格式为1位，如当显示方式设置为“0”时，表示卷屏显示，为“1”时表示滚屏显示。卷屏显示：当显示完一屏后再从左端开始，擦除原有波形段并同时显示新波形；滚屏显示：当显示完一屏后，每当显示一个完整波形，整个波形就往左移动一屏，在最右端显示新波形)并把显示方式指令发送给数据波形驱动显示模块。2)FIFO堆栈及其控制模块：根据总控制模块送来的参数“Wn”设置FIFO堆栈长度，根据总控制模块送来的Sn对从波形数据输入接口传入的数据抽样存储，并把FIFO堆栈最末的数据发送给数据波形驱动显示模块。(1)根据总控制模块送来的“Wn”参数设置FIFO堆栈长度，设置FIFO-->堆栈长度为”Wn”的n倍(n大于等于1，以便FIFO堆栈存储足够的数据让数据统计分析模块统计分析)；(2)根据总控制模块送来的Sn，按先进先出的原则对从波形数据输入接口送来的要显示的波形数据依次进行抽样存储，即对从波形数据输入接口传入的数据每隔Sn个就抽取一个数据按先进先出的原则放到FIFO堆栈中，供数据统计分析模块统计分析，同时，FIFO堆栈控制模块在每抽取存储一个数据时，就把FIFO堆栈中最末的一个数据发送给数据波形驱动显示模块驱动LCD显示器进行显示，从时钟输入接口传入该模块的时钟本文档来自技高网...

【技术保护点】
一种基于ＩＰ　Ｃｏｒｅ技术的波形显示控制处理核，其特征在于，包括集成在ＦＰＧＡ中采用硬件描述语言实现的总控制处理模块、统计分析模块、ＦＩＦＯ堆栈及其控制模块、数据波形驱动显示模块，总控制模块计算波形数据抽样参数，设置ＦＩＦＯ堆栈长度，确定显示方式，向数据波形驱动显示模块发送波形显示方式命令；ＦＩＦＯ堆栈及其控制模块，根据波形数据抽样参数，按先进先出的原则对从波形数据输入接口接收的待显示波形数据依次进行抽样存储；数据统计分析模块，对ＦＩＦＯ堆栈及其控制模块存储器中的数据进行统计分析，根据待显示的波形数据，以及ＬＣＤ显示器的波形显示区间的高度象素个数，计算乘积参数；数据波形显示模块确定显示波形的当前绘点坐标，根据波形显示方式命令和显示波形的当前绘点坐标驱动显示器。

【技术特征摘要】
1、一种基于IP Core技术的波形显示控制处理核，其特征在于，包括集成在FPGA中采用硬件描述语言实现的总控制处理模块、统计分析模块、FIFO堆栈及其控制模块、数据波形驱动显示模块，总控制模块计算波形数据抽样参数，设置FIFO堆栈长度，确定显示方式，向数据波形驱动显示模块发送波形显示方式命令；FIFO堆栈及其控制模块，根据波形数据抽样参数，按先进先出的原则对从波形数据输入接口接收的待显示波形数据依次进行抽样存储；数据统计分析模块，对FIFO堆栈及其控制模块存储器中的数据进行统计分析，根据待显示的波形数据，以及LCD显示器的波形显示区间的高度象素个数，计算乘积参数；数据波形显示模块确定显示波形的当前绘点坐标，根据波形显示方式命令和显示波形的当前绘点坐标驱动显示器。2、根据权利要求1所述的波形显示控制处理核，其特征在于，总控制模块中算法处理单元调用公式：“抽样参数＝波形数据采样率/(波形显示区的宽度象素...

【专利技术属性】
技术研发人员：曾垂省，夏梅，王建，梁亦龙，魏进民，赵志强，尹红梅，黄建，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：85[中国|重庆]