推测性缓存存储区制造技术

装置(2)包括：执行指令的推测性执行的处理电路(4)；主缓存存储区(30)；推测性缓存存储区(32)；以及缓存控制电路(34)，该缓存控制电路(34)在处理电路触发的推测性存储器访问保持推测性的情况下，将由推测性存储器访问引起的分配的条目分配给推测性缓存存储区而不是主缓存存储区。这能够帮助防止潜在的安全攻击，这些攻击利用缓存定时侧信道来获取关于由推测性存储器访问引起的对于缓存的分配的信息。

【技术实现步骤摘要】
【国外来华专利技术】推测性缓存存储区
本技术涉及数据处理领域。
技术介绍
数据处理装置可以支持指令的推测性执行，其中在知道指令的输入操作数是否正确或者指令是否完全需要执行之前执行指令。例如，处理装置可以具有用于预测分支指令的结果的分支预测器，使得在知道分支的实际结果应该是什么之前能够获取、解码和推测性执行后续指令。另外，一些系统可以支持加载推测，其中在从存储器实际返回实际值之前预测从存储器加载的值，以允许更快地处理后续指令。其他形式的推测也是可能的。
技术实现思路
至少一些示例提供了一种装置，包括：处理电路，用于执行指令的推测性执行；主缓存存储区；推测性缓存存储区；以及缓存控制电路，用于在由处理电路所触发的推测性存储器访问保持推测性的情况下将推测性存储器访问引起的分配的条目分配到推测性缓存存储区而不是主缓存存储区，其中：当触发条目到推测性缓存存储区的分配的推测性存储器访问是用于从存储器系统加载数据的推测性加载存储器访问时，响应于推测性加载存储器访问而分配到推测性缓存存储区的条目指定了从存储器系统加载的数据本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n处理电路，用于执行指令的推测性执行；/n主缓存存储区；/n推测性缓存存储区；以及/n缓存控制电路，用于在所述处理电路触发的推测性存储器访问保持推测性的情况下，将所述推测性存储器访问引起分配的条目分配到所述推测性缓存存储区而不是所述主缓存存储区，其中：/n当触发所述条目到所述推测性缓存存储区的分配的所述推测性存储器访问是用于从存储器系统加载数据的推测性加载存储器访问时，响应于所述推测性加载存储器访问而分配到所述推测性缓存存储区的所述条目指定了从所述存储器系统加载的所述数据。/n

【技术特征摘要】
【国外来华专利技术】20180110 GB 1800357.41.一种装置，包括：
处理电路，用于执行指令的推测性执行；
主缓存存储区；
推测性缓存存储区；以及
缓存控制电路，用于在所述处理电路触发的推测性存储器访问保持推测性的情况下，将所述推测性存储器访问引起分配的条目分配到所述推测性缓存存储区而不是所述主缓存存储区，其中：
当触发所述条目到所述推测性缓存存储区的分配的所述推测性存储器访问是用于从存储器系统加载数据的推测性加载存储器访问时，响应于所述推测性加载存储器访问而分配到所述推测性缓存存储区的所述条目指定了从所述存储器系统加载的所述数据。


2.根据权利要求1所述的装置，其中，所述缓存控制电路被配置为：将与被解析为正确的推测性存储器访问或非推测性存储器访问相对应的条目排他地分配到所述主缓存存储区。


3.根据权利要求1和2中任一项所述的装置，其中，所述主缓存存储区和所述推测性缓存存储区二者都能响应于由所述处理电路所执行的推测性指令触发的读取而被访问。


4.根据权利要求3所述的装置，其中，所述缓存控制电路被配置为：响应于所述处理电路从特权较高状态切换到特权较低状态，而丢弃所述推测性缓存存储区的条目或使所述处理电路无法访问所述推测性缓存存储区的所述条目。


5.根据前述权利要求中任一项所述的装置，其中，所述缓存控制电路被配置为：在所述推测性存储器访问被解析为正确之后，将响应于推测性存储器访问而分配的条目从所述推测性缓存存储区传送到所述主缓存存储区。


6.根据权利要求5所述的装置，其中，所述缓存控制电路被配置为：响应于检测到所述推测性存储器访问被解析为正确，将响应于所述推测性存储器访问而分配的条目直接传送到所述主缓存存储区。


7.根据权利要求5所述的装置，其中，所述缓存控制电路被配置为：周期性地执行推测性缓存传送操作，以确定所述推测性缓存存储区的任何条目是否与被解析为正确的所解析的推测性存储器访问相对应，并将与所解析的推测性存储器访问相对应的条目传送到所述主缓存存储区。


8.根据前述权利要求中任一项所述的装置，其中，所述缓存控制电路被配置为：丢弃所述推测性缓存存储区中与解析为不正确的推测性存储器访问相关联的条目。


9.根据前述权利要求中任一项所述的装置，其中，所述缓存控制电路响应于推测性缓存刷新事件，至少丢弃所述推测性缓存存储区中与以下项中的一者相关联的条目：
被解析为不正确的推测性存储器访问；以及
仍待解析的推测性存储器访问。


10.根据权利要求9所述的装置，其中，所述缓存控制电路响应于所述推测性缓存刷新事件而丢弃所述推测性缓存存储区的所有条目。


11.根据权利要求9和10中任一项所述的装置，其中，所述推测性缓存刷新事件包括：所述处理电路在特权较高状态与特权较低状态之间切换。


12.根据权利要求9和10中任一项所述的装置，其中，所述推测性缓存刷新事件包括：所述处理电路从特权较高状态切换到特权较低状态...

【专利技术属性】
技术研发人员：理查德·罗伊·格里森思怀特，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国;GB