被配置用于行和列转置访问操作的转置非易失性(NV)存储器(NVM)位单元和相关数据阵列制造技术

被配置用于存储器行和列转置访问操作的转置非易失性(NV)存储器(NVM)位单元和相关数据阵列。在转置NVM数据阵列中多个转置NVM位单元可以以存储器行和列进行布置。为了促进行读取操作，转置NVM位单元包括耦合到字线的第一存取晶体管。向字线施加激活电压以激活第一存取晶体管以在行读取操作中读取存储在NVM单元电路中的存储器状态。为了促进列转置读取操作，转置NVM位单元包括耦合到转置字线的第二存取晶体管。向转置字线施加激活电压以激活第二存取晶体管以在列转置读取操作中读取存储在NVM单元电路中的存储器状态。

【技术实现步骤摘要】
【国外来华专利技术】被配置用于行和列转置访问操作的转置非易失性(NV)存储器(NVM)位单元和相关数据阵列相关申请的交叉引用本申请要求于2017年12月18日提交的题为“TRANSPOSENON-VOLATILE(NV)MEMORY(NVM)BITCELLSANDRELATEDDATAARRAYSCONFIGUREDFORROWANDCOLUMN,TRANSPOSEACCESSOPERATIONS”的申请号为15/845,722的美国申请的权益，其全部内容通过引用明确并入本文。
本公开的技术总体上涉及非易失性(NV)存储器(NVM)，并且具体地涉及将NVM位单元配置用于特定读取操作。
技术介绍
基于处理器的计算机系统包括用于数据存储的存储器。存在不同类型的存储器，每种类型具有某些独特特征。例如，非易失性(NV)存储器(NVM)是一种可以在基于处理器的计算机系统中使用的存储器。NVM的示例包括磁性隧道结(MTJ)随机存取存储器(RAM)(MRAM)、电阻性RAM(RRAM)、闪存和铁电RAM(FeRAM)。即使关闭电源，NVM也可以存储信息。NVM包括在NVM数据阵列中以行和列组织的多个NVM位单元。对于NVM数据阵列中的任何给定行，NVM数据阵列的每一列包括其中存储有单个数据值或位的NVM位单元。使用与包括特定NVM位单元的NVM位单元行相对应的读取和写入字线，对特定NVM位单元执行读取和写入操作。NVM数据阵列中存储的数据可以用于多种操作。例如，人工智能(AI)应用可以将数据存储在与矩阵形式的某些行和列相对应的NVM数据阵列中，因为矩阵是AI计算的有益点积。特别地，AI计算通常涉及矩阵乘法，诸如执行一轮或多轮数学卷积以过滤图像以用于面部识别应用。作为示例，当使用存储在NVM数据阵列中的数据执行AI计算时，可以从NVM数据阵列中读出数据并且将其存储在动态RAM(DRAM)中，然后再将其读出并且存储在静态RAM中(SRAM)以进行处理。例如，图1A示出了具有存储在SRAM数据阵列100中的像素数据的示例性SRAM数据阵列100。像素数据对应于图像102，可以通过完成常规的基于行的读取操作来对图像102执行可分离的滤波器卷积。特别地，为了对图像102执行卷积，将图像102的选择部分104乘以d×d卷积矩阵106。在该示例中，图像102的部分104是由图像102的选择像素形成的矩阵。但是，与图1A中的卷积相关联的计算需要大量时间和精力。在这点上，代替执行图1A中的卷积(即，将部分104与d×d卷积矩阵106相乘)，可以通过执行图1B所示的更简单的卷积近似来获取类似的结果。例如，图1B示出了SRAM数据阵列100，通过完成常规的基于行的读取操作来对该SRAM数据阵列100执行可分离的滤波器卷积近似以节省功率和处理时间。特别地，代替在图1A中将部分104乘以d×d卷积矩阵106，卷积近似包括将部分104乘以d×1卷积矩阵108，并且将第一乘法的乘积乘以1×d卷积矩阵110。与图1A中的卷积相比，执行图1B所示的卷积近似生成基本相似的结果，但是可以以更少的时间和更少的功耗来完成。然而，图1B的卷积近似涉及对SRAM数据阵列100的对应列执行计算以进行d×1卷积矩阵108计算。不幸的是，尽管常规的读取操作可以以行为基础有效地读取SRAM数据阵列100(即，水平读取)，但是不能以列为基础有效地读取SRAM数据阵列100(即，垂直读取)。特别地，为了读取SRAM数据阵列100的列，必须使用单独的读取操作来读取SRAM数据阵列100的每个对应行，其中多个读取操作是耗费功率和时间的。另外，将图像102从NVM加载到SRAM数据阵列100中涉及等待时间。
技术实现思路
详细描述中公开的各方面包括被配置用于行和列转置访问操作的转置非易失性(NV)存储器(NVM)位单元和相关数据阵列。还公开了相关方法。在一个方面，一种转置NVM位单元包括被配置为存储存储器状态(例如，电压、电荷、磁化状态)的NVM单元电路。多个转置NVM位单元可以被包括在以存储器行和列布置的NVM数据阵列中以支持读取和写入操作。可能希望促进行访问操作和列访问操作两者作为数据阵列中的转置访问操作。在这点上，为了促进在被包括在转置NVM数据阵列中时转置NVM位单元的行读取操作，转置NVM位单元包括第一存取晶体管，该第一存取晶体管包括耦合到字线的第一栅极节点、耦合到源极线的第一源极节点、以及耦合到NVM单元电路的第一漏极节点。NVM单元电路耦合到转置位线。向字线施加激活电压以激活第一存取晶体管，以允许施加的存储在NVM单元电路中的存储器状态在存储器行读取操作中读取。然而，为了促进对同一转置NVM位单元的列转置读取操作，转置NVM位单元还包括第二存取晶体管，该第二存取晶体管包括耦合到转置字线的第二栅极节点、耦合到第一存取晶体管的第二源极节点、以及耦合到NVM单元电路的第二漏极节点。向转置字线施加激活电压以激活第二存取晶体管，以允许施加的存储在NVM单元电路中的存储器状态作为存储器列读取操作来读取。以这种方式，分开的字线和转置字线促进了转置NVM位单元的存储器行和列转置读取操作。行和列读出放大器可以被包括在转置NVM数据阵列中，该转置NVM数据阵列包括转置NVM位单元以感测转置NVM位单元的选择存储器行和存储器列的存储器状态。例如，读取操作和转置读取操作只能在两个读取周期中执行。不需要重新格式化存储在转置NVM位单元中的数据以促进转置读取操作。转置NVM位单元还促进存储器行写入和列转置写入操作。例如，可以激活转置NVM数据阵列中的转置NVM位单元的选择存储器行或列的两个存取晶体管以进行写入操作以增加驱动电流，其中写入电压被施加到选择存储器行或列的源极线和转置位线。降低的电压可以被施加到未被选择用于写入操作的转置NVM位单元的存储器行或列的源极线和转置位线以避免这些未选择的转置NVM位单元的存储器状态被改变。这是因为，在本文中公开的一些方面，转置NVM数据阵列中的所有转置字线将具有被施加用于存储器行写入操作的激活电压，从而激活未选择的转置NVM位单元的第二存取晶体管，或者全部字线将具有被施加用于存储器列写入操作的激活电压，从而激活未选择的转置NVM位单元的第一存取晶体管。在这点上，在一个方面，提供了转置NVM位单元，该转置NVM位单元包括NVM单元电路、第一存取晶体管和第二存取晶体管。NVM单元电路耦合到转置位线，并且被配置为存储存储器状态。第一存取晶体管包括耦合到字线的第一栅极节点、耦合到源极线的第一源极节点、耦合到NVM单元电路的第一漏极节点、以及在第一源极节点与第一漏极节点之间的第一半导体沟道。第二存取晶体管包括耦合到转置字线的第二栅极节点、耦合到第一存取晶体管的第二源极节点、耦合到NVM单元电路的第二漏极节点、以及在第二源极节点与第二漏极节点之间的第二半导体沟道。在另一方面，提供了一种转置NVM位单元。该转置NVM位单元包括用于在NV状态下存储存储器状态的装置，该装置耦合到转置位线。该转置NVM位单元还包括第一装置，该第一装置用于在NV状态下本文档来自技高网...

【技术保护点】
1.一种转置非易失性(NV)存储器(NVM)位单元，包括：/nNVM单元电路，耦合到转置位线，所述NVM单元电路被配置为存储存储器状态；/n第一存取晶体管，包括：/n第一栅极节点，耦合到字线；/n第一源极节点，耦合到源极线；/n第一漏极节点，耦合到所述NVM单元电路；以及/n第一半导体沟道，在所述第一源极节点与所述第一漏极节点之间；以及/n第二存取晶体管，包括：/n第二栅极节点，耦合到转置字线；/n第二源极节点，耦合到所述第一存取晶体管；/n第二漏极节点，耦合到所述NVM单元电路；以及/n第二半导体沟道，在所述第二源极节点与所述第二漏极节点之间。/n

【技术特征摘要】
【国外来华专利技术】20171218 US 15/845,7221.一种转置非易失性(NV)存储器(NVM)位单元，包括：
NVM单元电路，耦合到转置位线，所述NVM单元电路被配置为存储存储器状态；
第一存取晶体管，包括：
第一栅极节点，耦合到字线；
第一源极节点，耦合到源极线；
第一漏极节点，耦合到所述NVM单元电路；以及
第一半导体沟道，在所述第一源极节点与所述第一漏极节点之间；以及
第二存取晶体管，包括：
第二栅极节点，耦合到转置字线；
第二源极节点，耦合到所述第一存取晶体管；
第二漏极节点，耦合到所述NVM单元电路；以及
第二半导体沟道，在所述第二源极节点与所述第二漏极节点之间。


2.根据权利要求1所述的转置NVM位单元，其中所述NVM单元电路被配置为响应于以下项而将所述存储器状态耦合到所述转置位线以进行读取操作：
施加到所述第一栅极节点的第一访问电压，用于激活所述第一源极节点与所述第一漏极节点之间的所述第一半导体沟道；
施加到所述源极线的第一读取电压；以及
施加到所述转置位线的不同于所述第一读取电压的第二读取电压，用于在所述源极线与所述转置位线之间提供读取电压差。


3.根据权利要求2所述的转置NVM位单元，其中所述NVM单元电路还被配置为响应于以下项而将所述存储器状态耦合到公共源极线以进行转置读取操作：
施加到耦合到所述第二栅极节点的所述字线的第二访问电压，用于激活所述第二源极节点与所述第二漏极节点之间的所述第二半导体沟道；
施加到所述源极线的第三读取电压；以及
施加到所述转置位线的不同于所述第一读取电压的第四读取电压，用于在所述NVM单元电路两端提供读取电压差。


4.根据权利要求1所述的转置NVM位单元，其中所述NVM单元电路被配置为响应于以下项而将所述存储器状态耦合到所述源极线以进行转置读取操作：
施加到所述第二栅极节点的第二访问电压，用于激活所述第二源极节点与所述第二漏极节点之间的所述第二半导体沟道；
施加到所述源极线的第一读取电压；以及
施加到所述转置位线的不同于所述第一读取电压的第二读取电压，用于在所述NVM单元电路两端提供读取电压差。


5.根据权利要求1所述的转置NVM位单元，其中所述NVM单元电路被配置为响应于以下项而存储存储器状态以进行写入操作：
施加到所述第一栅极节点的第一访问电压，用于激活所述第一源极节点与所述第一漏极节点之间的所述第一半导体沟道；
施加到所述第一栅极节点的第二访问电压，用于激活所述第二源极节点与所述第二漏极节点之间的所述第二半导体沟道；
施加到所述源极线的第一写入电压；以及
施加到所述转置位线的不同于所述第一写入电压的第二写入电压，用于在所述源极线与所述转置位线之间提供写入电压差。


6.根据权利要求1所述的转置NVM位单元，其中：
所述NVM单元电路包括：
第一访问节点；以及
第二访问节点，耦合到所述转置位线；
所述第二漏极节点耦合到所述NVM单元电路的所述第一存取节点；
所述第一源极节点和所述第二源极节点耦合在一起以形成耦合到所述源极线的公共源极节点；以及
所述第一漏极节点和所述第二漏极节点耦合在一起以形成耦合到所述NVM单元电路的所述第一存取节点的公共漏极节点。


7.根据权利要求6所述的转置NVM位单元，其中所述NVM单元电路包括磁性隧道结(MTJ)单元电路，所述磁性隧道结单元电路包括：
MTJ，包括钉扎层、自由层和设置在所述钉扎层与所述自由层之间的隧道阻挡层，所述自由层被配置为与所述钉扎层处于平行(P)或反平行(AP)磁化状态以存储所述存储器状态；
其中：
所述第一访问节点耦合到所述钉扎层和所述自由层中的一个层、以及所述源极线；以及
所述第二访问节点耦合到所述自由层和所述钉扎层中的未耦合到所述第一电极的一个层、以及所述转置位线。


8.根据权利要求6所述的转置NVM位单元，其中所述NVM单元电路包括电阻性随机存取存储器(RRAM)单元电路，所述电阻性随机存取存储器单元电路包括：
忆阻器，具有表示所述存储器状态的电阻，所述忆阻器包括：
第一电极，包括所述第一访问节点；以及
第二电极，包括所述第二访问节点。


9.根据权利要求1所述的转置NVM位单元，其中：
所述第一漏极节点耦合到所述第二源极节点；以及
所述NVM单元电路包括所述第二存取晶体管。


10.根据权利要求9所述的转置NVM位单元，其中所述第二存取晶体管包括闪存单元电路：
其中所述第二栅极节点包括控制栅极；以及
所述第二存取晶体管还包括设置在所述控制栅极与所述第二半导体沟道之间的浮置栅极或陷阱电荷栅极。


11.根据权利要求9所述的转置NVM位单元，其中所述第二存取晶体管包括铁电场效应晶体管(FeFET)单元电路，所述铁电场效应晶体管单元电路还包括栅极电介质材料，所述栅极电介质材料包括设置在所述第二栅极节点与所述第二半导体沟道之间的铁电材料。


12.根据权利要求1所述的转置NVM位单元，还包括：
所述字线，设置在第一金属层中并且具有设置在第一方向上的纵向轴线，其中所述字线电耦合到所述第一存取晶体管的所述第一栅极节点；
所述转置字线，设置在所述第一金属层中并且具有设置在所述第一方向上并且基本平行于所述第一纵向轴线的第二纵向轴线，其中所述转置字线电耦合到所述第二存取晶体管的所述第二栅极节点；
所述源极线，设置在第二金属层中并且具有基本平行于所述第一纵向轴线的第三纵向轴线，其中所述源极线电耦合到所述第一存取晶体管的所述第一源极节点和所述第二存取晶体管的所述第二源极节点；
所述转置位线，设置在第三金属层中并且具有基本平行于所述第一纵向轴线的第四纵向轴线，其中所述转置位线电耦合到所述第二漏极节点；
所述第一存取晶体管，还包括第一鳍部，所述第一鳍部包括所述第一半导体沟道，所述第一鳍部具有基本正交于所述第一纵向轴线的第五纵向轴线；
所述第二存取晶体管，还包括第二鳍部，所述第二鳍部包括所述第二半导体沟道，所述第二鳍部具有基本正交于所述第一纵向轴线的第六纵向轴线；
所述第一栅极节点，至少部分设置在所述第一鳍部之上；以及
所述第二栅极节点，至少部分布置在所述第二鳍部之上。


13.根据权利要求12所述的转置NVM位单元，还包括：
设置在所述第一鳍部与所述第二鳍部之间的虚设鳍部，所述虚设鳍部具有基本平行于所述第五纵向轴线的第七纵向轴线。


14.根据权利要求1所述的转置NVM位单元，所述转置NVM位单元被集成到集成电路(IC)中。


15.根据权利要求1所述的转置NVM位单元，所述转置NVM位单元被集成到选自由以下项构成的组的设备中机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；移动电话；蜂窝电话；智能电话；会话发起协议(SIP)电话；平板电脑；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理(PDA)；显示器；计算机显示器；电视；调谐器；收音机；卫星广播；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘(DVD)播放器；便携式数字视频播放器；汽车；车辆组件；航空电子系统；无人机；以及多旋翼飞行器。


16.一种转置非易失性(NV)存储器(NVM)位单元，包括：
用于在NV状态下存储存储器状态的装置，用于存储所述存储器状态的所述装置耦合到转置位线；
第一装置，用于在所述NV状态下控制源极线上的第一电压和所述转置位线上的第二电压在用于存储所述存储器状态的所述装置两端的耦合，以引起读取电流流过用于存储所述存储器状态的所述装置；以及
第二装置，用于在所述NV状态下控制所述源极线上的第三电压和所述转置位线上的第四电压在用于存储所述存储器状态的所述装置两端的耦合，以引起转置读取电流流过用于存储所述存储器状态的所述装置。


17.一种转置非易失性(NV)存储器(NVM)数据阵列，包括：
多个转置NVM位单元，被组织成多个存储器行和多个存储器列，其中所述多个转置NVM位单元中的每个转置NVM位单元对应于存储器行和存储器列，每个转置NVM位单元包括：
NVM单元电路，耦合到转置位线，所述NVM单元电路被配置为存储存储器状态；
第一存取晶体管，包括：
第一栅极节点，耦合到字线；
第一源极节点，耦合到源极线；
第一漏极节点，耦合到所述NVM单元电路；以及
第一半导体沟道，在所述第一源极节点与所述第一漏极节点之间；第二存取晶体管，包括：
第二栅极节点，耦合...

【专利技术属性】
技术研发人员：李夏，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US