CTLE电路、高速均衡电路和高速信号收发芯片制造技术

本申请公开了一种CTLE电路、高速均衡电路和高速信号收发芯片，当该电路的运算放大器、晶体管M1、电阻Rdac、电流源Idac和电流源Iref构成的反馈回路稳定时，运算放大器的同相输入端的电压与反相输入端的电压相同，晶体管M1的导通电阻与电阻Rdac、电流源Idac和Iref相关；当三极管Q2的基极电压为差分电路的第一输入端口的电压与第二输入端口之间的电压的平均值时，晶体管M0的工作点和晶体管的工作点相同，晶体管M0的导通电阻随着晶体管M1的导通电阻的改变而改变。采用申请实施例实现了不同幅度的高频补偿，避免了传统数字控制EQ电路中开关管的寄生参数影响。

【技术实现步骤摘要】
CTLE电路、高速均衡电路和高速信号收发芯片
本申请涉及电路设计领域，尤其涉及一种CTLE电路、高速均衡电路和高速信号收发芯片。
技术介绍
随着社会的发展，5G、虚拟现实(virtualreality，VR)、人工智能(artificialintelligence，AI)等新技术不断演进，海量数据对于带宽的需求也在不断上升，高带宽依赖高速信号在不同设备节点之间进行数据通信、交换和处理。传输线与印制PCB背板损耗已成为限制高速信号传输速度的主要因素。在信号传输过程中，趋肤效应和介电损耗对信号高频分量的影响尤其严重。同时，信号的高频衰减会引起强烈的码间干扰，对后级时钟数据的恢复增加了难度，导致更高的误码率。为了改善信号传输效果，降低整个信号传输系统的误码率，通常要对信号高频成分进行补偿，其中最典型的方法就是采用均衡器技术。均衡器又可以分为模拟均衡器和数字均衡器，模拟均衡又被称为连续时间线性均衡器(ContinuousTimeLinearEqualizationCTLE)，因为实现简单，不需要高速时钟，得到了广泛应用。通常CTLE电路设计中，会采用数字控制的方法来实现不同幅度的高频补偿，但是引进的数字控制电路会带来额外的寄生电阻、电容，给高频补偿带来额外复杂性。
技术实现思路
本申请实施例提供一种CTLE电路、高速均衡电路和高速信号收发芯片，采用申请实施例实现了不同幅度的高频补偿，避免了传统数字控制EQ电路中开关MOS管的寄生参数影响。第一方面，本申请实施例提供一种CTLE电路，包括：差分电路、MOS晶体管M0、电容CE、三极管Q2、电阻Rdac、MOS晶体管M1、电流源Idac、电流源Iref和运算放大器；其中，所述MOS晶体管M0的源极和所述电容CE的第一端口连接至所述差分电路的第一端口，所述MOS晶体管M0的漏极和所述电容CE的第二端口连接至所述差分电路的第二端口，所述晶体管Q2的集电极和所述差分电路的第三端口均连接至直流电压源VCC，所述电阻Rdac的第一端口和所述MOS晶体管M1的漏极连接至所述三极管Q2的发射极，所述电阻Rdac的第二端口和所述MOS晶体管M1的源极分别连接至所述电流源Idac的正极和电流源Iref的正极，所述电流源Idac的负极和电流源Iref的负极均接地，所述运算放大器的同相输入端和反相输入端分别连接所述电流源Idac的正极和电流源Iref的正极，所述运算放大器的输出端连接至所述MOS晶体管M1的栅极和所述MOS晶体管M0的栅极；当所述运算放大器、所述MOS晶体管M1、所述电阻Rdac、所述电流源Idac和所述电流源Iref构成的反馈回路稳定时，所述运算放大器的同相输入端的电压与反相输入端的电压相同，所述MOS晶体管M1的导通电阻Ron_M1＝Idac*Rdac/Iref，当所述三极管Q2的基极电压为所述差分电路的第一输入端口的电压与第二输入端口之间的电压的平均值时，所述MOS晶体管M0的工作点和所述MOS晶体管的工作点相同，所述MOS晶体管M0的导通电阻随着所述MOS晶体管M1的导通电阻的改变而改变；其中，所述电阻Rdac为阻值可调的电阻，和/或，所述电流源Idac和电流源Iref中的至少一个为输出电流可调节的电流源。在一个可行的实施例中，当所述电阻Rdac为阻值可调的电阻时，所述电阻Rdac为开关控制电阻阵列；当所述电流源Idac为输出电流可调节的电流源时，所述电流源Idac为电流数模转换器；当所述电流源Iref为输出电流可调节的电流源时，所述电流源Iref为电流数模转换器。在一个可行的实施例中，差分电路包括：三极管Q0、三极管Q1、电阻R0、电阻R1、电容C0、电容C1、第一电流源和第二电流源；其中，所述电阻R1的第一端口为所述差分电路的第三端口，所述电阻R1的第一端口连接至所述电阻R0的第一端口，所述电阻R0的第二端口和电阻R1的第二端口分别连接至所述三极管Q0的集电极和三极管Q1的集电极，所述电容C0的第一端口连接至所述三极管Q0的集电极，所述电阻C0的第二端口和所述电容C1的第一端口均接地，所述电容C1的第二端口连接至所述三极管Q1的集电极，所述三极管Q0的发射极和三极管Q1的发射极分别连接至所述第一电流源的正极和所述第二电流源的正极，所述第一电流源的负极和所述第二电流源的负极均接地，所述三极管Q0的发射极和三极管Q1的发射极分别为所述差分电路的第一端口和第二端口，所述三极管Q0的基极和三极管Q1的基极分别为所述差分电路的第一输入端口和第二输入端口，所述电阻R0的尺寸与所述电阻R1的尺寸相同，所述电容C0的尺寸与所述电容C1的尺寸相同，所述三极管Q0的尺寸和三极管Q1的尺寸相同，所述第一电流源输出的电流与所述第二电流源输出的电流相同。在一个可行的实施例中，所述MOS晶体管M0的尺寸和所述MOS晶体管M1的尺寸相同，或者所述MOS晶体管M0尺寸和所述MOS晶体管M1的尺寸呈等比例。在一个可行的实施例中，所述MOS晶体管M0和MOS晶体管M1均工作在线性区。第二方面，本申请实施例提供一种高速均衡电路，该电路包括如第一方面的CTLE电路。第三方面，本申请实施例提供一种高速信号收发芯片，该高速信号收发芯片包括如第一方面所述的CTLE电路，或者如第二方面所述的高速均衡电路。可以看出，本申请提出的一种新的CTLE电路，通过控制工作于线性区的MOS晶体管的导通电阻，以改变低频增益从而控制峰值幅度(peaking)。本申请的方案跟现有技术相比，实现了不同幅度的高频补偿，避免了传统数字控制EQ电路中开关MOS管的寄生参数影响，可以用于高速均衡电路中。本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为一种传统的CTLE电路的结构示意图；图2为一种传统CTLE电路的交流响应示意图；图3为另一种传统的CTLE电路的结构示意图；图4为另一种传统的CTLE电路的结构示意图；图5为本申请实施例提供的一种CTLE电路的结构示意图；图6为电压VC和Vdac随电流Idac变化而变化的示意图；。具体实施方式以下分别进行详细说明。参见图1，图1为一种传统的CTLE电路的结构示意图。如图1所示，电路通过在设定高频频带提供峰值(peaking)补偿输入高频损耗，以达到均衡补偿作用。Peaking主要通过引入RE和CE构成的零点实现高频增益，图1所示CTLE电路的传输函数可描述为：A＝gm*RL/(1+gm*RE/2)z1＝1/(2*pi*RE*CE)p1＝(1+gm*RE/2)/本文档来自技高网...

【技术保护点】
1.一种连续时间线性均衡器CTLE电路，其特征在于，包括：差分电路、MOS晶体管M0、电容CE、三极管Q2、电阻Rdac、MOS晶体管M1、电流源Idac、电流源Iref和运算放大器；/n其中，所述MOS晶体管M0的源极和所述电容CE的第一端口连接至所述差分电路的第一端口，所述MOS晶体管M0的漏极和所述电容CE的第二端口连接至所述差分电路的第二端口，所述晶体管Q2的集电极和所述差分电路的第三端口均连接至直流电压源VCC，所述电阻Rdac的第一端口和所述MOS晶体管M1的漏极连接至所述三极管Q2的发射极，所述电阻Rdac的第二端口和所述MOS晶体管M1的源极分别连接至所述电流源Idac的正极和电流源Iref的正极，所述电流源Idac的负极和电流源Iref的负极均接地，所述运算放大器的同相输入端和反相输入端分别连接所述电流源Idac的正极和电流源Iref的正极，所述运算放大器的输出端连接至所述MOS晶体管M1的栅极和所述MOS晶体管M0的栅极；/n当所述运算放大器、所述MOS晶体管M1、所述电阻Rdac、所述电流源Idac和所述电流源Iref构成的反馈回路稳定时，所述运算放大器的同相输入端的电压与反相输入端的电压相同，所述MOS晶体管M1的导通电阻Ron_M1＝Idac*Rdac/Iref，/n当所述三极管Q2的基极电压为所述差分电路的第一输入端口的电压与第二输入端口之间的电压的平均值时，所述MOS晶体管M0的工作点和所述MOS晶体管的工作点相同，所述MOS晶体管M0的导通电阻随着所述MOS晶体管M1的导通电阻的改变而改变；/n其中，所述电阻Rdac为阻值可调的电阻，和/或，所述电流源Idac和电流源Iref中的至少一个为输出电流可调节的电流源。/n...

【技术特征摘要】
1.一种连续时间线性均衡器CTLE电路，其特征在于，包括：差分电路、MOS晶体管M0、电容CE、三极管Q2、电阻Rdac、MOS晶体管M1、电流源Idac、电流源Iref和运算放大器；
其中，所述MOS晶体管M0的源极和所述电容CE的第一端口连接至所述差分电路的第一端口，所述MOS晶体管M0的漏极和所述电容CE的第二端口连接至所述差分电路的第二端口，所述晶体管Q2的集电极和所述差分电路的第三端口均连接至直流电压源VCC，所述电阻Rdac的第一端口和所述MOS晶体管M1的漏极连接至所述三极管Q2的发射极，所述电阻Rdac的第二端口和所述MOS晶体管M1的源极分别连接至所述电流源Idac的正极和电流源Iref的正极，所述电流源Idac的负极和电流源Iref的负极均接地，所述运算放大器的同相输入端和反相输入端分别连接所述电流源Idac的正极和电流源Iref的正极，所述运算放大器的输出端连接至所述MOS晶体管M1的栅极和所述MOS晶体管M0的栅极；
当所述运算放大器、所述MOS晶体管M1、所述电阻Rdac、所述电流源Idac和所述电流源Iref构成的反馈回路稳定时，所述运算放大器的同相输入端的电压与反相输入端的电压相同，所述MOS晶体管M1的导通电阻Ron_M1＝Idac*Rdac/Iref，
当所述三极管Q2的基极电压为所述差分电路的第一输入端口的电压与第二输入端口之间的电压的平均值时，所述MOS晶体管M0的工作点和所述MOS晶体管的工作点相同，所述MOS晶体管M0的导通电阻随着所述MOS晶体管M1的导通电阻的改变而改变；
其中，所述电阻Rdac为阻值可调的电阻，和/或，所述电流源Idac和电流源Iref中的至少一个为输出电流可调节的电流源。


2.根据权利要求1所述的电路，其特征在于，当所述电阻Rdac为阻值可调的电阻时，所述电阻Rdac为开关控制电阻阵列；
当所述电流源Idac为输出电流可调节的电流源时，所述电流源Idac为电流数模转换器；
当所述电流源Iref为输出电流可调节的电流源时，所述电流源Iref为电流数模转换器。


3.根据权利要求1或2所述的电路，其特征在于，差分电路包括：三极管Q0、三极管Q1、电阻R0、电阻R1、电容C0、电容C1、第一电流源和第二电流源；
其中，所述电阻R1的第...

【专利技术属性】
技术研发人员：曹正军，周海牛，陈涛，
申请(专利权)人：深圳市芯波微电子有限公司，
类型：新型
国别省市：广东;44