【技术实现步骤摘要】
一种高速并行解调结构中的定时恢复方法、数字通信系统
本专利技术属于数字通信
，尤其涉及一种高速并行解调结构中的定时恢复方法、数字通信系统。
技术介绍
随着高速模数转换(Analog-to-DigitalConverter,ADC)器件的出现以及现场可编程门阵列(FieldProgrammableGateArray,FPGA)、软件无线电的兴起，逐渐拉开高速数字化传输时代的序幕。传统串行结构受到FPGA时钟速率限制难以实现高达数百Gbps的数据传输，因此必须采用并行处理技术将传输速率降低后再进行数字信号处理。并行处理技术是实现高速数据传输的必要途径，是国内外学者研究的热点。国外关于这方面的研究起步较早，已完成各种高速无线传输系统的设计与实现。经典的并行解调结构有三种，一是美国国家航空航天局(NASA)在1992年研发的正交相移键控(QuadraturePhaseShiftKeying,QPSK)解调器，其传输速率为650Mbps；二是1994年，NASA旗下实验室提出的PRX(ParallelReceiver)架构接收机...
【技术保护点】
1.一种高速并行解调结构中的定时恢复方法，其特征在于，所述高速并行解调结构中的定时恢复方法在基于APRX架构的并行定时恢复结构中增加预滤波器对信号进行预滤波消除定时估计算法自噪声引入的定时抖动，在并行定时恢复架构中引入预滤波器对接收信号进行预滤波；匹配滤波及预滤波均在频域进行，且增加的预滤波器频域系数固定，预置到ROM当中。/n
【技术特征摘要】
1.一种高速并行解调结构中的定时恢复方法，其特征在于，所述高速并行解调结构中的定时恢复方法在基于APRX架构的并行定时恢复结构中增加预滤波器对信号进行预滤波消除定时估计算法自噪声引入的定时抖动，在并行定时恢复架构中引入预滤波器对接收信号进行预滤波；匹配滤波及预滤波均在频域进行，且增加的预滤波器频域系数固定，预置到ROM当中。
2.如权利要求1所述的高速并行解调结构中的定时恢复方法，其特征在于，所述高速并行解调结构中的定时恢复方法包括：
(1)将输入的N2路并行数据在N2路并行FIFO中进行缓存，并根据mNCO模块输出的控制信号mi进行读取，FIFO的工作频率为f，并行数据速率为fs，且满足f≥fs，i表示第i时刻，N2为并行路数，决定了并行化处理降低处理速度的倍数；
(2)将N2路并行FIFO中读取的N2路并行数据按照重叠保留法，构造N点序列xi(n)，其中，N＝N1+N2-1表示FFT点数，N1表示匹配滤波器系数个数，n表示第n路并行数据，i∈N*,i≥1表示第i时刻；
(3)对xi(n)做N点FFT，得到对应的N点频域序列Xi(k),0≤k≤N-1；
(4)在匹配滤波器N1个系数h(n),0≤n≤N1-1后补N2-1个零，对其做N点FFT，得到匹配滤波器的频域系数H(k),0≤k≤N-1；
(5)将第i时刻的频域序列Xi(k)与匹配滤波器频域系数H(k)相乘，得到匹配滤波后的频域序列Yi(k),0≤k≤N-1,i∈N*,i≥1；
(6)根据mNCO模块输出的小数间隔值δi对Yi(k)在频域纠正定时相偏，得到纠正后的频域序列Zi(k),0≤k≤N-1,i∈N*,i≥1：
(7)纠正定时相偏后的N路频域序列Zi(k)进行N点IFFT，并取中间N2路进行下采样作为定时恢复模块的输出；
(8)对预滤波器时域连续冲激响应进行时域采样，得到N1个系数的预滤波器时域离散脉冲响应preh(n)：
其中，gR(t)为接收端匹配滤波器的时域连续冲激响应函数，T为符号周期，Ts为采样周期，满足T/Ts＝S，其中S为系统上采样倍数；
(9)在预滤波器N1个系数preh(n),0≤n≤N1-1后补N2-1个零，对其做N点FFT，得到预滤波器的频域系数preH(k),0≤k≤N-1：
(10)将纠正定时相偏后的N路频域序列Zi(k)与预滤波器频域系数preH(k)相乘，得到预滤波后的频域序列Di(k),0≤k...
【专利技术属性】
技术研发人员：宫丰奎，吴博，惠腾飞，龚险峰，吴桐，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。