电路、该电路上实施的芯片卡的电子模块以及这种电路的实施方法技术

本发明专利技术涉及一种用于实施模块的电路(例如，印刷电路类型的电路)，所述模块用于集成在卡(例如，芯片卡)中。该模块包括用于使芯片与读/写系统连接和通信的电气触头区或连接器(3)。为了提供白色或接近白色的颜色，这些电气触头区至少部分地由铑合金的层(13)覆盖。本发明专利技术还涉及这种电路的制造方法。

【技术实现步骤摘要】
【国外来华专利技术】电路、该电路上实施的芯片卡的电子模块以及这种电路的实施方法
本专利技术涉及电路的领域。例如，根据本专利技术的电路可为具有经雕刻在导电层中的导电轨道和/或电气触头区的印刷电路，所述导电层预先沉积在基板上，根据本专利技术的电路还可为包括一个或多个连接栅的电路，所述一个或多个连接栅中的每个由经切割的导电材料片制成并且与绝缘基板共层压在一起。这种电路用于实施例如芯片卡的电子模块的触头、芯片卡的天线、又或同时包括触头和天线的混合电路等。
技术介绍
芯片卡具有多种用途：信用卡、移动电话的SIM卡、交通卡、身份证等。本专利技术尤其关注包括导电轨道和/或触头区的印刷电路的实施，所述导电轨道和/或触头区在成品上可见。作为示例，如果以芯片卡为例，这些芯片卡通常由刚性支撑件构成，例如由塑料制成，所述塑料构成了所述芯片卡的主要部分，其中内置有分离地制造的电子模块。该电子模块包括通常柔性的印刷电路，所述印刷电路配备有芯片(集成电路)以及使所述芯片与能够在所述芯片中读取和/或写入数据的装置连接的连接部件。这些连接部件(或连接器)例如为由金属的导电轨道制成的触头，所述导电轨道在所述支撑件的表面上与电子模块齐平。触头除了需要极好的机械强度和极好的抗腐蚀性能以及一方面在芯片与触头之间和另一方面在触头与读/写装置之间的良好导电性，芯片卡的制造商希望使所述触头的颜色与所述芯片卡的颜色匹配。为此，触头通常由金层覆盖以获得包金修饰，或者由银层或钯层覆盖以获得包银修饰。为了获得更多的颜色，可使用例如在文件US6259035B1中描述的方法。该方法建立在基于金、钯或银的溶液的使用的基础上以获得更广泛的颜色范围。
技术实现思路
本专利技术的目的在于实施一种柔性的印刷电路，所述印刷电路包括在成品上可见的导电轨道，所述导电轨道具有白色或接近白色的颜色(例如，近似白色的金属光泽)，同时保持使所述导电轨道适合于使用在芯片卡的具有触头的模块中的电气性能和机械性能。为此，根据本专利技术，设计了一种用于实施芯片卡模块的电路，所述电路包括以下布置。所述电路包括基板和至少一个导电轨道。所述基板是介电基板，例如玻璃环氧树脂的基板。有利地，该基板是柔性的。所述导电轨道例如通过光刻来实施。也就是说，导电材料层(例如，铜或铜合金的导电材料层)粘接和层压在基板上，在所述导电材料层中，接下来有利地雕刻图案以实施可例如用作电气触头的一个或多个导电轨道或导电区。可选地，在导电材料层(例如，铜或铜合金的导电材料层)与介电基板共层压在一起(该技术用英语表达成“leadframe(引线框架)”)之前，在所述导电材料层中切割出图案。所述导电轨道还可包括一个或多个金属化层(例如，镍、镍磷、钴钨合金、金、银、钯或它们的合金中的一个的层)，所述一个或多个金属化层可在雕刻图案之前或之后又或在切割图案之前或之后进行沉积。所述导电轨道包括处在这些层中至少一层的至少一部分上的可见的且由铑合金构成的表面层，所述表面层通过电解沉积沉积在导电轨道上，所述铑合金中的铑的重量浓度大于或等于50％。有利地，所述金属化层中的至少一层形成屏障层(couchebarrière)，所述屏障层能够限制或避免所述铑合金中的元素朝向下面的层并且/或者朝向下面的导电轨道和/或导电轨道的金属(例如，铜)、朝向沉积在所述屏障层上的层尤其是朝向铜扩散。铑给所述导电轨道提供了白色外观。更确切地，铑的表面层具有灰白色的金属外观。这给该层提供了适用于在该层与连接器(例如，芯片卡的读/写装置的连接器)之间通过接触(压力)良好连接的导电性。然而，铑的重量浓度需有利地大于或等于50％，以保持铑的固有性能，尤其是良好的抗腐蚀性和沉积白度。根据本专利技术的电路有利地包括彼此独立地考虑或与一个或多个其它特征组合地考虑的以下特征中的一个或另一个：-所述铑合金包括钌；-所述电路包括搭接层(coucheamorce)，所述搭接层沉积在所述屏障层上且在所述铑合金的表面层下方，并且所述搭接层包括以下列表中所包括的金属中的至少一种金属或至少一种金属合金：铑、钌、钯、银和金；-所述搭接层的厚度小于或等于15纳米；(尤其是，如果在所述屏障层过于钝化之前在所述屏障层上在与其上沉积有铑合金的面不同的另一面上快速地实施层(例如，金层)，则可不存在搭接层)；-所述铑合金的层的厚度在10纳米与150纳米之间。本专利技术还涉及一种基于如上文所述的电路获得的芯片卡的电子模块以及该电路(尤其是，用于实施芯片卡模块的电路)的制造方法。因此，该电子模块包括根据本专利技术的电路，所述电路具有基板和至少一个导电轨道，所述至少一个导电轨道形成与所述芯片电气连接的触头区，其中，所述导电轨道至少部分地由经电解沉积的铑合金的层覆盖，所述合金中的铑的重量浓度大于50％。有利地，所述铑合金的层电解沉积在屏障层上，在所述铑合金的表面层通过电解沉积进行沉积之前，所述屏障层沉积在所述导电轨道上，并且，所述屏障层包括以下列表中的元素中的至少一种元素：纯镍、镍磷合金和钴钨合金。所述制造方法包括以下步骤：-提供基板-在所述基板上实施导电层，所述导电轨道至少部分地由可见的且由铑合金构成的表面层覆盖，所述表面层通过电解沉积沉积在所述导电轨道上，所述铑合金中的铑的重量浓度大于或等于50％。有利地，所述铑合金的层电解沉积在屏障层上，在所述铑合金的表面层通过电解沉积进行沉积之前，所述屏障层沉积在所述导电轨道上，并且，所述屏障层包括以下列表中的元素中的至少一种元素：纯镍、镍磷合金和钴钨合金。根据本专利技术的方法有利地包括彼此独立地考虑或与一个或多个其它特征组合地考虑的以下特征中的一个或另一个：-在所述铑合金的表面层通过电解沉积进行沉积之前，搭接层沉积在所述屏障层上，所述搭接层包括以下列表中所包括的金属中的至少一种金属或至少一种金属合金：铑、钌、钯、银和金；-所述导电轨道包括通过光刻实施的一组触头，所述触头的通过光刻的实施发生在所述铑合金的表面层通过电解沉积进行沉积之前；-所述导电轨道通过使导电连接栅共层压在所述基板上来实施。附图说明通过阅读本专利技术的详细说明和附图，本专利技术的其它特征和优点将更加清楚，在所述附图中：-图1以透视的方式示意性地示出了芯片卡，所述芯片卡包括根据本专利技术的模块的示例；-图2示意性地示出了根据本专利技术的电路的一部分的俯视图，该部分包括芯片卡模块的多个连接器；-图3以剖视的方式局部示意性地示出了如图1上所示的模块的连接器的示例；-图4a至图4k示意性地示出了根据本专利技术的方法的实施例的步骤；以及-图5示意性地示出了可通过根据本专利技术的方法获得的层的堆叠的示例，所述层的属性在下文的表格中进行明确。具体实施方式在该文件中，在芯片卡的领域中采用了根据本专利技术的电路的实施例，但本领域技术人员可在不使用创造性技术的情况下将该示例转换成其它电路应用。尤其是，在导电轨道在成品(例如，由消费者使用的成品)上可见的所有情况下，本专利技术都是特别有利的本文档来自技高网...

【技术保护点】
1.一种电路，尤其是用于实施芯片卡模块的电路，所述电路包括基板(4)和至少一个导电轨道(6)，所述导电轨道(6)至少部分地由可见的且由铑合金构成的表面层(13)覆盖，所述表面层通过电解沉积沉积在所述导电轨道(6)上，其特征在于，所述铑合金中的铑的重量浓度大于或等于50％，并且，所述铑合金沉积在至少一个屏障层上，在所述铑合金的表面层通过电解沉积进行沉积之前，所述屏障层沉积在所述导电轨道(6)上，并且，所述屏障层包括以下列表中的元素中的至少一种元素：纯镍、镍磷合金和钴钨合金。/n

【技术特征摘要】
【国外来华专利技术】20171128 FR 17613241.一种电路，尤其是用于实施芯片卡模块的电路，所述电路包括基板(4)和至少一个导电轨道(6)，所述导电轨道(6)至少部分地由可见的且由铑合金构成的表面层(13)覆盖，所述表面层通过电解沉积沉积在所述导电轨道(6)上，其特征在于，所述铑合金中的铑的重量浓度大于或等于50％，并且，所述铑合金沉积在至少一个屏障层上，在所述铑合金的表面层通过电解沉积进行沉积之前，所述屏障层沉积在所述导电轨道(6)上，并且，所述屏障层包括以下列表中的元素中的至少一种元素：纯镍、镍磷合金和钴钨合金。


2.根据权利要求1所述的电路，其中，所述铑合金包括钌。


3.根据权利要求1或2所述的电路，所述电路包括搭接层(12)，所述搭接层沉积在所述屏障层上且在所述铑合金的表面层下方，并且所述搭接层(12)包括以下列表中所包括的金属中的至少一种金属或至少一种金属合金：铑、钌、钯、银和金。


4.根据权利要求3所述的电路，其中，所述搭接层(12)的厚度小于或等于15纳米。


5.根据上述权利要求中任一项所述的电路，其中，所述铑合金的层(13)的厚度在10纳米与150纳米之间。


6.一种芯片卡的电子模块，所述电子模块包括根据上述权利要求中任一项所述的电路，所述电路具有基板(4)和至少一个导电轨道(6)，所述至少一个导电轨道形成与所述芯片电气连接的触头区(8)，其中，所述导电轨道(6)至少部分地由铑合金的层(13)覆盖，所述合金中的铑的重量浓度大于50％，所述铑合...

【专利技术属性】
技术研发人员：H·那萨拉比，F·弗农，J·圣索，G·卡多索，
申请(专利权)人：兰克森控股公司，
类型：发明
国别省市：法国;FR