超宽带前导码接收器及其接收方法技术

本发明专利技术公开了一种超宽带前导码接收器，包括N路采样数据串并转换器，第一存储器在第一预设周期内其一部分执行存储采样数据，同时另一部分执行相关运算，且持续第二预设周期后两部分存储器工作任务互换；第二存储器存储不同码相位的相关累加中间结果和最终结果，预处理模块滤除载波频偏，N路并行加法器和动态限幅器，码相位部份相关累加结果累加器；非零前导码选择器将非零前导码位置值，转换为某N个码相位的具体地址值，读取第二存储器中相关累加结果的部份值，加上本次运算的部份相关累加结果值，存回第二存储器同一地址。本发明专利技术还公开了一种超宽带前导码接收方法，能有效降低相关器动态功耗、静态功耗和器件面积开销。

【技术实现步骤摘要】
超宽带前导码接收器及其接收方法
本专利技术涉及无线通信
，特别是涉及一种基于超宽带(UWB)通信传输技术的超宽带前导码接收器。本专利技术还涉及一种基于超宽带(UWB)通信传输技术的超宽带前导码接收方法。
技术介绍
IEEEStandard802.15.4-2011中，提出了一种超宽带(UWBPHY)通信技术体系，协议描述了收发机发端工作体系，对于待发送基带数据格式规定了帧格式(UWBPPDUFormat)，参考图1所示。在UWBPPDU中SHR由SYNC(同步帧)与SFD(起始位置帧)组成，结构参考图2所示。协议规定SYNC部分由31长度与127长度两种前导码，多次重复构成，前导码本身由{+1,-1,0}三值序列构成，协议规定部份前导码见附图9。此处以31长度，1号前导码为一个实施例，构成一个SYNC帧，C0表示1号前导码第1个码字{+1,-1,0}，C30表示1号前导码第31个码字{+1,-1,0}，结构参考图3所示。协议中未规定收发机接收端前导码检测如何实现以及关键的相关器设计架构。中国专利申请CN103222198A公开了一种用于前导码检测的数字相关器设计方案，该相关器设计采用了滑动窗的方式，实时使用接受数据与前导码做互相关运算。同时利用资源消耗交换数据处理速度的方式，将接近1Ghz采样频率的一路ADC数据，通过复用器转换为16路并行数据。以127长度前导码为例，每一路数据采样率依然为1Ghz，但相关器工作频率可降低至62.4Mhz，通过16个相关器并行同时工作，在8个符号时间内，完成8*(4*127*2)种前导码码相位搜索，等价在8个符号内进行8*(4*127*2)*64次乘加运算并求其结果之和。虽然每组前导码中有63个零码存在，但由于滑动窗需要遍历不同的前导码，整个运算单元依然需要127个乘加单元，图10中可见CN103222198A使用了127个乘加单元，其数字电路门级翻转率依然维持在8*(4*127*2)*127的运算量级别。该相关器架构获取了全码相位的相关值计算，可用于前导码检测。该现有架构中，一个相关器使用了127级流水，并且流水存储结果与本地前导码运算后，需要进行127个操作数的翻转与全加操作，一共16组相关器。对于某一前导码，存在63个零值前导码，但CN103222198A的累加器数字电路依然为127个乘加器求和，其加法树中加法器翻转次数级别依然与4*127*2*127次相关累加运算级别接近。实际电路翻转率并没有因为63个零值前导码而显著降低。极其多的寄存器与组合逻辑(按其说明书中描述的2位输入计算，相关器寄存器资源为2*127*16，接近4000位寄存器，CN103222198A说明书附图10中48b中求和逻辑等效加法器约为：127*16个2位全加器，31*16个4位全加器，8*16个6位全加器，不同工艺电路综合后门级器件面积有较大差别，这里只列出大致逻辑开销)，导致了相关器极大的面积，增加了设计成本，而且在电路漏极翻转时，增加了极其庞大的动态功耗。即使大部分器件漏极不翻转，庞大数量的器件在深亚微米级工艺下静态功耗也非常可观。在某些低功耗IoT应用场景下，这点会严重限制芯片的使用。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术要解决的技术问题是提供一种相对现有技术在相同的工作频率与时间内，能完成前导码全码相位相关值计算的同时，有效降低相关器动态功耗、静态功耗和器件面积开销的超宽带前导码接收器。本专利技术要解决的另一技术问题是提供一种相对现有技术在相同的工作频率与时间内，能完成前导码全码相位相关值计算的同时，有效降低相关器动态功耗、静态功耗和器件面积开销的超宽带前导码接收方法。为解决上述技术问题，本专利技术提供的超宽带前导码接收器，包括：N路串并转换器，以预设采样频率采样待接收数据并转换为N路并行；第一存储器，其划分为两部分，在第一预设周期内一部分执行存储采样数据，同时另一部执行相关运算，且持续第二预设周期后两部分存储器工作任务互换；第二存储器，用于存储不同码相位的相关累加中间结果和最终结果，第一存储器存储的数据经过并行加法器运算后存储至第二存储器，第X个码相位的相关结果，存储在第二存储器的X地址；预处理模块，用于将N路ADC采样数据滤除载波频偏；N路并行加法器，用于并行数据叠加，将存储器用于存储数据存储器X地址中的上一个符号数据叠加经过处理的当前符号数据输送至动态限幅器；动态限幅器，用于数据动态限幅，将限幅后的数据存储到存储器用于存储数据存储器X地址中；累加器，用于部份码相位相关累加；非零前导码选择器，按存储的非零前导码的位置值，转换为某N个码相位的具体物理存储地址值，按此地址读取第二存储器中存储的相关累加结果的部份值，经累加器运算加上本次运算的部份相关累加结果值，再存回第二存储器同一地址。工作时，不同符号相同位置的采样数据存储在第一存储器的同一个地址里。其中，所述第一存储器构的两部分形成乒乓存储器。可选择的，进一步改进所述的超宽带前导码接收器，所述第一预设周期是一个符号。可选择的，进一步改进所述的超宽带前导码接收器，所述第二预设周期是八个符号。可选择的，进一步改进所述的超宽带前导码接收器，所述N＝2m,m是整数，m≥3。可选择的，进一步改进所述的超宽带前导码接收器，其工作主频包括但不限于249.6Mhz。可选择的，进一步改进所述的超宽带前导码接收器，其适用于任何使用非零前导码的架构。本专利技术提供一种超宽带前导码接收方法，其特征在于，包括以下步骤：以预设采样频率采样待接收数据，并将采样数据滤除载波频偏；在第一预设周期内第一存储器的一部分执行存储采样数据，同时第一存储器的另一部分执行相关运算，持续第二预设周期后两部分存储器工作任务互换；第一存储器存储的数据经过并行加法器运算后存储至第二存储器，第X个码相位的相关结果存储在第二存储器的X地址；将第一存储器用于存储数据部分X地址中上一个符号的数据叠加经过处理的当前符号数据输后，经动态限幅后存储到第一存储器用于存储数据部分X地址中；按存储的非零前导码的位置值转换为某个码相位的具体地址值，按所述地址读取第二存储器中存储的相关累加结果的部份值，经累加器运算加上本次运算的部份相关累加结果值，再存回第二存储器同一地址。其中，不同符号相同位置的采样数据存储在第一存储器用于存储采样数据部分的同一个地址里。可选择的，进一步改进所述超宽带前导码接收方法，所述第一预设周期是一个符号。可选择的，进一步改进所述超宽带前导码接收方法，所述第二预设周期是八个符号。可选择的，进一步改进所述超宽带前导码接收方法，数据采样、加法器和累加器本文档来自技高网...

【技术保护点】
1.一种超宽带前导码接收器，其适用于超宽带(UWB)通信传输技术，其特征在于，包括：/nN路串并转换器，以预设采样频率采样待接收数据，转换为N路并行数据；/n第一存储器，其划分为两部分，在第一预设周期内一部分执行存储采样数据，同时另一部执行相关运算，且持续第二预设周期后两部分存储器工作任务互换；/n第二存储器，用于存储不同码相位的相关累加中间结果和最终结果，第一存储器存储的数据经过并行加法器运算后存储至第二存储器，第X个码相位的相关结果，存储在第二存储器的X地址；/n预处理模块，用于将N路并行采样数据滤除载波频偏；/nN路并行加法器，用于并行数据累加，将存储器X地址中的上一个符号数据叠加经过处理的当前符号数据输送至动态限幅器；/n动态限幅器，用于数据动态限幅，将限幅后的数据存储到存储器X地址中；/n累加器，用于计算某码相位相关累加结果；/n非零前导码选择器，按存储的非零前导码位置值，转换为某N个码相位的具体地址值，按此地址读取第二存储器中存储的相关累加结果的部份值，经累加器运算加上本次运算的部份相关累加结果值，再存回第二存储器同一地址。/n

【技术特征摘要】
1.一种超宽带前导码接收器，其适用于超宽带(UWB)通信传输技术，其特征在于，包括：
N路串并转换器，以预设采样频率采样待接收数据，转换为N路并行数据；
第一存储器，其划分为两部分，在第一预设周期内一部分执行存储采样数据，同时另一部执行相关运算，且持续第二预设周期后两部分存储器工作任务互换；
第二存储器，用于存储不同码相位的相关累加中间结果和最终结果，第一存储器存储的数据经过并行加法器运算后存储至第二存储器，第X个码相位的相关结果，存储在第二存储器的X地址；
预处理模块，用于将N路并行采样数据滤除载波频偏；
N路并行加法器，用于并行数据累加，将存储器X地址中的上一个符号数据叠加经过处理的当前符号数据输送至动态限幅器；
动态限幅器，用于数据动态限幅，将限幅后的数据存储到存储器X地址中；
累加器，用于计算某码相位相关累加结果；
非零前导码选择器，按存储的非零前导码位置值，转换为某N个码相位的具体地址值，按此地址读取第二存储器中存储的相关累加结果的部份值，经累加器运算加上本次运算的部份相关累加结果值，再存回第二存储器同一地址。


2.如权利要求1所述的超宽带前导码接收器，其特征在于：工作时，不同符号相同位置的采样数据存储在第一存储器的同一个地址里。


3.如权利要求1所述的超宽带前导码接收器，其特征在于：所述第一存储器构的两部分形成乒乓存储器。


4.如权利要求1所述的超宽带前导码接收器，其特征在于：所述第一预设周期是一个符号。


5.如权利要求1所述的超宽带前导码接收器，其特征在于：所述第二预设周期是八个符号。


6.如权利要求1所述的超宽带前导码接收器，其特征在于：所述N＝2m,m是整数，m≥3。

【专利技术属性】
技术研发人员：宋志豪，
申请(专利权)人：杭州易百德微电子有限公司，
类型：发明
国别省市：浙江;33