一种低复杂度低延迟的GII-BCH编码器硬件架构制造技术

本发明专利技术公开了一种低复杂度低延迟的GII‑BCH编码器的硬件架构。现有文献对GII‑BCH的编码算法研究仅仅停留在软件层面，本发明专利技术首次提出了GII‑BCH编码器的硬件架构。该架构对GII‑BCH的所有子码进行并行编码，子码的信息序列同时进入编码器，在经过一定延迟之后，编码器开始输出编码后的子码序列。该并行结构使得该编码器架构在要求高吞吐率应用场景中有着很大潜力。此外，传统GII‑BCH码的编码器有着极高的硬件复杂度和延迟。我们对传统的编码算法进行修改，简化了转移矩阵，并且直接从转移矩阵中得到系数向量。系数向量主导了编码器的结构，因此我们由更为简化的系数向量得到复杂度更低，延迟更短的GII‑BCH编码器。

【技术实现步骤摘要】
一种低复杂度低延迟的GII-BCH编码器硬件架构
本专利技术涉及通信
，特别涉及一种低复杂度低延迟的GII-BCH编码器硬件架构。
技术介绍
前向纠错码被广泛采用于各种数字通信和存储系统中，以解决由噪声等外部干扰引起的错误。其中，Bose-Chaudhuri-Hocquenghem(BCH)码目前是flashprogramming中主流的纠错码。如今的flash页的大小已经达到了16K-Byte的量级，一般采用多个BCH码对他进行保护，即便如此，单个BCH码的长度仍然超过一两千。显然，BCH码的编译码复杂度随着长度的增加也会增加。GeneralizedIntegratedInterleavedBCH(GII-BCH)码是一种以BCH码为子码的级联码。他拥有嵌套的码字结构，一方面允许多层子码独立解码，也可以给因为过多的错误导致的无法正确解码的子码提供更高的纠错能力。对于一定的纠错性能，GII-BCH拥有比简单拼凑的多个BCH更少的冗余位，即更高的码率；另一方面，对于一定的码率，GII-BCH可以拥有比简单拼凑的BCH更好的纠错性能。本文档来自技高网...

【技术保护点】
1.本专利技术公开的GII-BCH编码器的硬件架构包括：/n对于低阶子码，每个子码对应一个低阶BCH编码器和一个线性移位寄存器；对于高阶子码，每个子码对应一个高阶BCH编码器和一个线性移位寄存器；高阶子码将由本身的信息序列和低阶子码共同决定。/n

【技术特征摘要】
1.本发明公开的GII-BCH编码器的硬件架构包括：
对于低阶子码，每个子码对应一个低阶BCH编码器和一个线性移位寄存器；对于高阶子码，每个子码对应一个高阶BCH编码器和一个线性移位寄存器；高阶子码将由本身的信息序列和低阶子码共同决定。


2.如权利要求1中所述，所有低阶子码对应的低阶BCH编码器拥有相同的结构，低阶子码的信息序列进入GII-BCH编码器后首先进入他们对应的的BCH编码器进行编码，BCH编码器的输出进入对应的线性移位寄存器。


3.如权利要求1中所述，每个高阶子码对应不同的高阶BCH编码器，高阶子码的信息序列进入GII-BCH编码器后首先进入他们对应的线性移位寄存器，经过线性移位寄存器后才进入对应的BCH编码器。多路复用器在高阶子码信息序列进入编码...

【专利技术属性】
技术研发人员：王中风，李文杰，林军，
申请(专利权)人：南京大学，
类型：发明
国别省市：江苏;32