【技术实现步骤摘要】
【国外来华专利技术】功率放大器电路根据35U.S.C.§119要求优先权本专利申请要求于2018年12月3日提交的题为“POWERAMPLIFIERCIRCUIT”的非临时申请号16/208,398、以及于2017年12月5日提交的题为“MODIFIEDINVERTINGPOWERAMPLIFIER”的临时申请号62/595,029的优先权，这两个申请已转让给本文的受让人，并且以其整体通过引用明确并入于此。
本公开总体上涉及放大器电路，并且具体地涉及可以具有期望特性的放大器电路，以用于在较高频率(例如，毫米波)的无线通信应用中使用。
技术介绍
无线通信系统被广泛地部署来提供各种类型的通信内容(例如，语音、视频、分组数据、消息收发、广播等)。这些系统可以通过共享可用的系统资源(例如，时间、频率和功率)来支持与多个用户的通信。这样的多址系统的示例包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统和正交频分多址(OFDMA)系统(例如，长期演进(LTE)系统或新无线电(NR)系统)。无线多址通信系统可以包...
【技术保护点】
1.一种放大器电路，包括：/n一个或多个放大器级，所述一个或多个放大器级的每一个放大器级包括互补晶体管配置，所述互补晶体管配置包括：/nNMOS晶体管，具有被电耦合到输入节点的栅极端子、被电耦合到接地的源极端子、以及通过第一电感性阻抗元件而被电耦合到第一供应电压的漏极端子，所述输入节点被配置为接收输入信号；以及/nPMOS晶体管，具有被电耦合到所述输入节点的栅极端子、被电耦合到第二供应电压的源极端子、以及通过第二电感性阻抗元件而被电耦合到接地的漏极端子，所述NMOS晶体管被并联地电耦合到所述PMOS晶体管；以及/n输出放大器级，被电耦合到所述一个或多个放大器级的输出，所述输...
【技术特征摘要】
【国外来华专利技术】20171205 US 62/595,029;20181203 US 16/208,3981.一种放大器电路，包括：
一个或多个放大器级，所述一个或多个放大器级的每一个放大器级包括互补晶体管配置，所述互补晶体管配置包括：
NMOS晶体管，具有被电耦合到输入节点的栅极端子、被电耦合到接地的源极端子、以及通过第一电感性阻抗元件而被电耦合到第一供应电压的漏极端子，所述输入节点被配置为接收输入信号；以及
PMOS晶体管，具有被电耦合到所述输入节点的栅极端子、被电耦合到第二供应电压的源极端子、以及通过第二电感性阻抗元件而被电耦合到接地的漏极端子，所述NMOS晶体管被并联地电耦合到所述PMOS晶体管；以及
输出放大器级，被电耦合到所述一个或多个放大器级的输出，所述输出放大器级包括非互补晶体管配置，所述非互补晶体管配置包括一个或多个NMOS晶体管或PMOS晶体管。
2.根据权利要求1所述的放大器电路，其中所述第一电感性阻抗元件和所述第二电感性阻抗元件被电感性地耦合。
3.根据权利要求1所述的放大器电路，其中所述NMOS晶体管和所述PMOS晶体管的输出被电耦合，以通过一个或多个电抗元件来提供共同输出信号。
4.根据权利要求3所述的放大器电路，其中所述一个或多个电抗元件包括第一电抗元件和第二电抗元件，所述第一电抗元件被电耦合在所述NMOS晶体管的所述漏极端子与输出节点之间，所述第二电抗元件被电耦合在所述PMOS晶体管的所述漏极端子与所述输出节点之间。
5.根据权利要求3所述的放大器电路，其中所述一个或多个电抗元件包括一个或多个变压器。
6.根据权利要求1所述的放大器电路，还包括第一DC阻断电容器和第二DC阻断电容器，所述第一DC阻断电容器被电耦合在所述输入节点与所述NMOS晶体管的所述栅极端子之间，所述第二DC阻断电容器被电耦合在所述输入节点与所述PMOS晶体管的所述栅极端子之间。
7.根据权利要求1所述的放大器电路，其中所述NMOS晶体管是第一NMOS晶体管，并且其中所述PMOS晶体管是第一PMOS晶体管，其中所述输入节点是被配置为接收差分信号的第一输入信号的第一输入节点，并且其中所述一个或多个放大器级的每一个放大器级还包括：
第二NMOS晶体管，具有被电耦合到第二输入节点的栅极端子、被电耦合到接地的源极端子、以及通过第三电感性阻抗元件而被电耦合到所述第一供应电压的漏极端子，所述第二输入节点被配置为接收所述差分信号的第二输入信号；以及
第二PMOS晶体管，具有被电耦合到被配置为接收所述差分信号的所述第二输入信号的所述第二输入节点的栅极端子、被电耦合到所述第二供应电压的源极端子、以及通过第四电感性阻抗元件而被电耦合到接地的漏极端子。
8.根据权利要求7所述的放大器电路，其中所述第一电感性阻抗元件、所述第二电感性阻抗元件、所述第三电感性阻抗元件和所述第四电感性阻抗元件形成一个或多个变压器的一部分。
9.根据权利要求7所述的放大器电路，还包括级间匹配电路，所述级间匹配电路被耦合在所述一个或多个放大器级的级之间、或者被耦合在所述一个或多个放大器级与所述输出放大器级之间，所述级间匹配电路包括：
具有初级侧的变压器，所述初级侧在一侧上被串联电耦合到所述第一电感性阻抗元件，并且在另一侧上被串联电耦合到所述第三电感性阻抗元件；
第五电感性阻抗元件，被电耦合到所述变压器的次级侧的一侧，并且被配置为提供第一输出；以及
第六电感性阻抗元件，被电耦合到所述变压器的所述次级侧的另一侧，并且被配置为提供第二输出。
10.根据权利要求9所述的放大器电路，其中所述变压器是紧密耦合的变压器。
11.根据权利要求7所述的放大器电路，还包括级间匹配电路，所述级间匹配电路被耦合在所述一个或多个放大器级的级之间、或者被耦合在所述一个或多个放大器级与所述输出放大器级之间，所述级间匹配电路包括：
具有初级侧的变压器，所述初级侧在一侧上被串联电耦合到所述第一PMOS晶体管的所述漏极端子，并且在所述初级侧的另一侧上被电耦合到所述第二PMOS晶体管的所述漏极端子，所述变压器的次级侧被电耦合到以下项中的至少一项：所述输出放大器级、或所述一个或多个放大器级中的另一级。
12.根据权利要求7所述的放大器电路，还包括匹配电路，所述匹配电路被电耦合在所述一个或多个放大器级的级之间、或者被耦合在所述一个或多个放大器级的级与所述输出放大器级之间，所述匹配电路包括变压器和电容器，所述电容器被电耦合在接地节点与所述变压器的所述初级侧或所述次级侧中的至少一项的中心抽头之间，所述电容器与所述匹配电路的一个或多个元件串联电耦合，以形成在所述放大器电路的放大器操作频率的基本上二次谐波处短路的共模。
13.根据权利要求7所述的放大器电路，其中所述输出放大器级包括：
第三NMOS晶体管，具有被电耦合到所述一个或多个放大器级中的一个放大器级的所述第一NMOS晶体管和所述第一PMOS晶体管的输出的栅极端子、被电耦合到输出变压器的漏极端子、以及被电耦合到接地的源极端子；以及
第四NMOS晶体管，具有被电耦合到所述一个或多个放大器级中的所述一个放大器级的所述第二NMOS晶体管和所述第二PMOS晶体管的输出的栅极端子、被电耦合到所述输出变压器的漏极端子、以及被电耦合到接地的源极端子。
14.根据权利要求1所述的放大器电路，其中所述NMOS晶体管和所述PMOS晶体管的输出被耦合，以通过一个或多个电抗组件而在所述一个或多个放大器级中的至少一个放大器级中提供共同输出信号，其中所述输出放大器级包括：
第二NMOS晶体管，具有被耦合以接收所述共同输出信号的栅极端子、被电耦合到放大器输出节点的漏极端子、以及被电耦合到接地的源极端子。
15.根据权利要求1所述的放大器电路，其中所述放大器电路的操作频率在毫米波范围内。
16.根据权利要求15所述的放大器电路，其中所述放大器电路是相控阵列收发器中的多个放大器电路中的一个放大器电路。
17.一种放大器电路，包括：
第一放大器级，包括被电耦合到一个或多个输入节点的第一路径、以及被电耦合到所述一个或多个输入节点的第二路径，所述第一放大器级包括在所述第一路径中的一个或多个第一PMOS晶体管、以及在所述第二路径中的一个或多个第一NMOS晶体管；
第二放大器级，包括与所述第一放大器级的所述第一路径电耦合的第一路径，并且所述第二放大器级包括在所述第一路径中的一个或多个第二NMOS晶体管，所...
【专利技术属性】
技术研发人员：J·邓沃斯，H·朴，具本贤，V·阿帕林，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。