一种超高介电常数介质薄膜的制备方法技术

本发明专利技术介绍了一种超高介电常数介质薄膜的制备方法，包括以下步骤：(1)提供一衬底并清洗，作为介质薄膜沉积的基底；(2)采用等离子体增强原子层沉积的方法在所述衬底上制备HfXO薄膜，其中X为Si,Ge,P,Al或Ti，X在HfXO中掺杂的原子数占比为5～15％；(3)对所述的HfXO薄膜进行高温快速退火处理。通过形成具有超高介电常数的晶相结构，实现超高介电常数介质薄膜的制备。本发明专利技术制备方法，能够制备低等效栅氧厚度、超高介电常数、宽能隙、高可靠性的介质薄膜，为当前随摩尔定律快速发展的半导体工艺技术中栅氧介质的选择提供了一条可行路径。

【技术实现步骤摘要】
一种超高介电常数介质薄膜的制备方法
本专利技术属于微电子与固体电子学
，具体涉及一种超高介电常数介质薄膜的制备方法。
技术介绍
半导体集成度的提高要求微电子器件特征尺寸不断缩小，传统的半导体沟道材料和介质绝缘材料面临物理极限。另外，随着云计算、大数据、绿色能源时代的到来，人类对于高速、高功率密度、以及更高能效电源转换系统的需求与日俱增。半导体技术无论是延续摩尔定律还是超越摩尔定律发展，新材料、新器件、新工艺的研究是不可或缺的。对于MOSFET器件而言，其驱动电流是一个非常重要的影响参量，它决定着器件的开/关状态，高的驱动电流意味着快的开关速度。要增大器件的驱动电流，可以采用的方法一，使用高载流子迁移率的沟道材料；方法二，缩小栅介质的物理厚度tox，而当栅介质厚度已经减小至物理极限时，只能通过提高材料的介电常数k来增大驱动电流。另一方面，如今随着栅介质厚度的不断减小，由量子隧穿效应引起的漏电流会急剧增加。当SiO2氧化层的厚度减小到3nm时，栅极泄漏电流的主要机制已经是直接隧穿，栅漏电急剧增加，会导致器件功耗达到不可接受的程度。另外本文档来自技高网...

【技术保护点】
1.一种超高介电常数介质薄膜的制备方法，其特征在于，包括以下步骤：/n(1)提供一衬底并清洗，作为介质薄膜沉积的基底；/n(2)采用等离子体增强原子层沉积的方法在所述衬底上制备HfXO薄膜，其中X为Si,Ge,P,Al或Ti，X在HfXO中掺杂的原子数占比为5～15％；/n(3)对所述的HfXO薄膜进行高温快速退火处理，即得到超高介电常数介质薄膜。/n

【技术特征摘要】
1.一种超高介电常数介质薄膜的制备方法，其特征在于，包括以下步骤：
(1)提供一衬底并清洗，作为介质薄膜沉积的基底；
(2)采用等离子体增强原子层沉积的方法在所述衬底上制备HfXO薄膜，其中X为Si,Ge,P,Al或Ti，X在HfXO中掺杂的原子数占比为5～15％；
(3)对所述的HfXO薄膜进行高温快速退火处理，即得到超高介电常数介质薄膜。


2.根据权利要求1所述的一种超高介电常数介质薄膜的制备方法，其特征在于，步骤(1)所述的衬底为常规半导体或绝缘层衬底。


3.根据权利要求2所述的一种超高介电常数介质薄膜的制备方法，其特征在于，所述半导体衬底选自Si，Ge，GaAs，InP，GaN或SiC。


4.根据权利要求2所述的一种超高介电常数介质薄膜的制备方法，其特征在于，所述绝缘衬底选自SiO2，蓝宝石或石英。


5.根据权利要求1所述的一种超高介电常数介质薄膜的制备方法，其特征在于，步骤(2)将所述衬底置于等离子增强原子层沉积的反应腔中，在所述的衬底表面沉积纳米厚度的HfXO薄膜...

【专利技术属性】
技术研发人员：曹铎，刘锋，林方婷，张毅闻，何晓勇，石旺舟，
申请(专利权)人：上海师范大学，
类型：发明
国别省市：上海;31