一种升级配置逻辑电路、可编程逻辑器件及升级配置系统技术方案

本实用新型专利技术公开了一种升级配置逻辑电路、可编程逻辑器件及升级配置系统，该逻辑电路应用于可编程逻辑器件，包括：通信接口管理部件；与通信接口管理部件连接的寄存器译码部件；与寄存器译码部件连接的非易失存储控制部件；与非易失存储控制部件连接的通信协议控制部件；与寄存器译码部件和通信协议控制部件连接的通信接口控制部件；与通信接口控制部件连接的配置接口管理部件；本实用新型专利技术通过PLD中升级配置逻辑电路的设置，使多个系列的PLD均可以利用该升级配置逻辑电路和其对应的升级配置方案对非易失存储器中存储的配置数据进行升级更新，而不需单独对每片PLD设计升级配置方案，提高PLD升级配置的通用性，降低了设计和人力成本。

【技术实现步骤摘要】
一种升级配置逻辑电路、可编程逻辑器件及升级配置系统
本技术涉及计算机
，特别涉及一种升级配置逻辑电路、可编程逻辑器件及升级配置系统。
技术介绍
可编程逻辑器件(ProgramableLogicDevice，PLD)是数字系统设计的主要硬件平台，用户通过硬件描述语言和相关电子设计自动化软件对其编程和配置。PLD使用SRAM(StaticRandom-AccessMemory，静态随机存取存储器)单元来保存配置数据，这些配置数据包含了用户设计所有功能信息，决定了PLD内部互联关系和逻辑功能，用户可通过改变这些配置数据使器件实现不同的逻辑功能。由于SRAM的易失性数据存储特性，PLD每次上电后需对其进行配置。可编程逻辑器件的产商会提供多种配置方案兼容不同型号器件。比较常用的方法是将配置数据存储在EPROM(可擦除可编程只读存储器)、EEPROM(带电可擦可编程只读存储器)或者FLASHMemory(闪存)等非易失存储器内，PLD主动读取存储器内容完自身加载。这类存储器通过特定接口与PLD通信，PLD上电或者收到重配置指令后通过通信接口将配置数据下载到PLD的SRAM单元，从而实现PLD配置。现有技术中，升级PLD的配置数据时，往往会更新PLD的易失存储器存储的数据，而目前技术大部分都是根据某种特定的设计场景针对性的开发PLD升级配置方案，这种方案只局限于系统中的某一片PLD器件或者某一单板中的PLD器件，使得PLD的升级配置方案并不具备通用性。因此，如何能够通过PLD的结构设置，保证多系列的PLD能够便捷升级配置，提高PLD升级配置的通用性，降低设计成本和人力成本，是现今急需解决的问题。
技术实现思路
本技术的目的是提供一种升级配置逻辑电路、可编程逻辑器件及升级配置系统，以通过PLD的结构设置，保证多系列的PLD能够便捷升级配置，提高PLD升级配置的通用性，降低设计成本和人力成本。为解决上述技术问题，本技术提供一种升级配置逻辑电路，应用于可编程逻辑器件，包括：通信接口管理部件，用于通过预设通信接口与终端进行接口通信；与所述通信接口管理部件连接的寄存器译码部件，用于对接收的数据和命令进行译码；与所述寄存器译码部件连接的非易失存储控制部件，用于控制非易失存储器的读写；与所述寄存器译码部件连接的通信接口控制部件；与所述非易失存储控制部件和所述通信接口控制部件连接的通信协议控制部件，用于完成所述非易失存储控制部件和所述通信接口控制部件之间的数据传输格式的转换；与所述通信接口控制部件连接的配置接口管理部件，所述配置接口管理部件包括至少一条预设通信通路，每条所述预设通信通路包括至少一种原语模块，所述配置接口管理部件用于根据配置选择适用于当前可编程逻辑器件的原语模块所在的预设通信通路与所述非易失存储器进行数据通信，并使选择的预设通信通路上的原语模块和所述非易失存储器工作在相应的工作模式。可选的，所述配置接口管理部件包括：第一预设通信通路和第二预设通信通路。可选的，所述可编程逻辑器件为FPGA时，所述配置接口管理部件包括第一宏定义开关、第二宏定义开关、所述第一预设通信通路和所述第二预设通信通路；其中，所述第一预设通信通路包括STARTUPE2原语模块和IOBUF原语模块；所述STARTUPE2原语模块的时钟输入端通过所述第一宏定义开关的第一开关与所述通信接口控制部件的时钟端连接，所述STARTUPE2原语模块的时钟输出端与所述非易失存储器的时钟端连接；所述IOBUF原语模块的三态使能端通过所述第一宏定义开关的第二开关与所述通信接口控制部件的三态使能端连接，所述IOBUF原语模块的数据输入端通过所述第一宏定义开关的第三开关与所述通信接口控制部件的数据输出端连接，所述IOBUF原语模块的数据输出端通过所述第一宏定义开关的第四开关与所述通信接口控制部件的数据输入端连接，所述IOBUF原语模块的数据端与所述非易失存储器的数据端连接；所述通信接口控制部件的片选信号端通过所述第一宏定义开关的第五开关与所述非易失存储器的片选信号端连接；所述第二预设通信通路包括STARTUPE3原语模块；所述STARTUPE3原语模块的时钟输入端通过所述第二宏定义开关的第一开关与所述通信接口控制部件的时钟端连接，所述STARTUPE3原语模块的三态使能端通过所述第二宏定义开关的第二开关与所述通信接口控制部件的数据三态使能端连接，所述STARTUPE3原语模块的数据输入端通过所述第二宏定义开关的第三开关与所述通信接口控制部件的数据输出端连接，所述STARTUPE3原语模块的数据输出端通过所述第二宏定义开关的第四开关与所述通信接口控制部件的数据输入端连接，所述STARTUPE3原语模块的片选信号输入端通过所述第二宏定义开关的第五开关与所述通信接口控制部件的片选信号端连接，所述STARTUPE3原语模块的时钟输出端与所述非易失存储器的时钟端连接，所述STARTUPE3原语模块的数据端与所述非易失存储器的数据端连接，所述STARTUPE3原语模块的片选信号输出端与所述非易失存储器的片选信号端连接。可选的，所述STARTUPE2原语模块包括：第一三态门；其中，所述第一三态门的输入端通过所述第一宏定义开关的第一开关与所述通信接口控制部件的时钟端连接，所述第一三态门的输出端与所述非易失存储器的时钟端连接，所述第一三态门的EO控制使能端接地；所述IOBUF原语模块包括第二三态门和第一缓冲器；所述第二三态门的输入端的EO控制使能端通过所述第一宏定义开关的第二开关与所述通信接口控制部件的三态使能端连接，所述第二三态门的输入端通过所述第一宏定义开关的第三开关与所述通信接口控制部件的数据输出端连接，所述第二三态门的输出端与所述第一缓冲器的输入端连接，所述第二三态门的输出端与所述第一缓冲器的输入端相连的公共端与所述非易失存储器的数据端连接，所述第一缓冲器的输出端通过所述第一宏定义开关的第四开关与所述通信接口控制部件的数据输入端连接；所述STARTUPE3原语模块包括第三三态门、第四三态门、第五三态门和第二缓冲器；所述第三三态门的输入端通过所述第二宏定义开关的第一开关与所述通信接口控制部件的时钟端连接，所述第三三态门的EO控制使能端接地，所述第三三态门的输出端与所述非易失存储器的时钟端连接；所述第四三态门的EO控制使能端通过所述第二宏定义开关的第二开关与所述通信接口控制部件的三态使能端连接，所述第四三态门的输入端通过所述第二宏定义开关的第三开关与所述通信接口控制部件的数据输出端连接，所述第四三态门的输出端与所述第二缓冲器的输入端连接，所述第四三态门的输出端与所述第二缓冲器的输入端相连的公共端与所述非易失存储器的数据端连接，所述第二缓冲器的输出端通过所述第二宏定义开关的第四开关与所述通信接口控制部件的数据输入端连接；所述第五三态门的输入端通过所述第二宏定义开关的第五开关与所述通信接口控制部件的片选信号端连接，所述第五三态门的EO控制使能端接本文档来自技高网...

【技术保护点】
1.一种升级配置逻辑电路，其特征在于，应用于可编程逻辑器件，包括：/n通信接口管理部件，用于通过预设通信接口与终端进行接口通信；/n与所述通信接口管理部件连接的寄存器译码部件，用于对接收的数据和命令进行译码；/n与所述寄存器译码部件连接的非易失存储控制部件，用于控制非易失存储器的读写；/n与所述寄存器译码部件连接的通信接口控制部件；/n与所述非易失存储控制部件和所述通信接口控制部件连接的通信协议控制部件，用于完成所述非易失存储控制部件和所述通信接口控制部件之间的数据传输格式的转换；/n与所述通信接口控制部件连接的配置接口管理部件，所述配置接口管理部件包括至少一条预设通信通路，每条所述预设通信通路包括至少一种原语模块，所述配置接口管理部件用于根据配置选择适用于当前可编程逻辑器件的原语模块所在的预设通信通路与所述非易失存储器进行数据通信，并使选择的预设通信通路上的原语模块和所述非易失存储器工作在相应的工作模式。/n

【技术特征摘要】
1.一种升级配置逻辑电路，其特征在于，应用于可编程逻辑器件，包括：
通信接口管理部件，用于通过预设通信接口与终端进行接口通信；
与所述通信接口管理部件连接的寄存器译码部件，用于对接收的数据和命令进行译码；
与所述寄存器译码部件连接的非易失存储控制部件，用于控制非易失存储器的读写；
与所述寄存器译码部件连接的通信接口控制部件；
与所述非易失存储控制部件和所述通信接口控制部件连接的通信协议控制部件，用于完成所述非易失存储控制部件和所述通信接口控制部件之间的数据传输格式的转换；
与所述通信接口控制部件连接的配置接口管理部件，所述配置接口管理部件包括至少一条预设通信通路，每条所述预设通信通路包括至少一种原语模块，所述配置接口管理部件用于根据配置选择适用于当前可编程逻辑器件的原语模块所在的预设通信通路与所述非易失存储器进行数据通信，并使选择的预设通信通路上的原语模块和所述非易失存储器工作在相应的工作模式。


2.根据权利要求1所述的升级配置逻辑电路，其特征在于，所述配置接口管理部件包括：第一预设通信通路和第二预设通信通路。


3.根据权利要求2所述的升级配置逻辑电路，其特征在于，所述可编程逻辑器件为FPGA时，所述配置接口管理部件包括第一宏定义开关、第二宏定义开关、所述第一预设通信通路和所述第二预设通信通路；
其中，所述第一预设通信通路包括STARTUPE2原语模块和IOBUF原语模块；所述STARTUPE2原语模块的时钟输入端通过所述第一宏定义开关的第一开关与所述通信接口控制部件的时钟端连接，所述STARTUPE2原语模块的时钟输出端与所述非易失存储器的时钟端连接；所述IOBUF原语模块的三态使能端通过所述第一宏定义开关的第二开关与所述通信接口控制部件的三态使能端连接，所述IOBUF原语模块的数据输入端通过所述第一宏定义开关的第三开关与所述通信接口控制部件的数据输出端连接，所述IOBUF原语模块的数据输出端通过所述第一宏定义开关的第四开关与所述通信接口控制部件的数据输入端连接，所述IOBUF原语模块的数据端与所述非易失存储器的数据端连接；所述通信接口控制部件的片选信号端通过所述第一宏定义开关的第五开关与所述非易失存储器的片选信号端连接；
所述第二预设通信通路包括STARTUPE3原语模块；所述STARTUPE3原语模块的时钟输入端通过所述第二宏定义开关的第一开关与所述通信接口控制部件的时钟端连接，所述STARTUPE3原语模块的三态使能端通过所述第二宏定义开关的第二开关与所述通信接口控制部件的数据三态使能端连接，所述STARTUPE3原语模块的数据输入端通过所述第二宏定义开关的第三开关与所述通信接口控制部件的数据输出端连接，所述STARTUPE3原语模块的数据输出端通过所述第二宏定义开关的第四开关与所述通信接口控制部件的数据输入端连接，所述STARTUPE3原语模块的片选信号输入端通过所述第二宏定义开关的第五开关与所述通信接口控制部件的片选信号端连接，所述STARTUPE3原语模块的时钟输出端与所述非易失存储器的时钟端连接，所述STARTUPE3原语模块的数据端与所述非易失存储器的数据端连接，所述STARTUPE3原语模块的片选信号输出端与所述非易失存储器的片选信号端连接。


4.根据权利要求3所述的升级配置逻辑电路，其特征在于，所述STARTUPE2原语模块包括：第一三态门；其中...

【专利技术属性】
技术研发人员：李嵩，刘辉，
申请(专利权)人：深圳开立生物医疗科技股份有限公司，
类型：新型
国别省市：广东;44