半导体封装及半导体封装组件制造技术

本发明专利技术提供了半导体封装及半导体封装组件。半导体封装包括：封装基板，具有第一区域以及限定在该封装基板的边缘与该第一区域的边缘之间的第二区域；半导体晶片，在该第一区域中设置在该封装基板上；导电屏蔽元件，设置在该封装基板上并且覆盖该半导体晶片；以及三维天线，该三维天线包括：平面结构部，在该第二区域中设置在该封装基板上；以及桥结构部，位于该平面结构部上方并且与该平面结构部连接。本发明专利技术将三维天线集成到了半导体封装中，降低了生产成本，能够实现小且紧凑的SiP组件，并且可以防止三维天线与半导体晶片之间的信号耦合。

【技术实现步骤摘要】
半导体封装及半导体封装组件本申请是申请日为2016年12月15、申请号为201611159530.6，专利技术名称为“半导体封装及半导体封装组件”的中国专利申请的分案申请。
本专利技术涉及半导体封装技术，更具体地，涉及具有三维(three-dimensional，3D)天线的半导体封装。
技术介绍
近年来，半导体行业出现了系统级封装(systeminpackage，SiP)概念的趋势。将系统集成到单个集成电路(integratedcircuit，IC)封装中可以在成本、尺寸、性能和产品设计灵活性等方面提供诸多优势。许多手持电子产品，如手持电脑、手机、个人数字助理、数码相机或者媒体播放器，通常包括SiP组件。这些手持电子产品也具有无线通信功能。为了实现无线通信功能，天线和通信模块(例如，具有射频设备的IC封装)通常是必需的。天线用来从通信模块发送和接收信号。在IC封装(如，通信模块)的传统设计中，天线是不包含在其中的。即，天线和IC封装被分别制造并且被安装在电路板上后再电连接。因此，增加了生产成本，且难于实现紧凑且较小的SiP组件。尽管已经提出了将天线集成到通常的IC封装，但是很容易发生天线与芯片或封装的不同部分之间的电磁干扰(electromagneticinterference，EMI)和信号耦合。这些都可能导致天线级性能的降低。因此，期望一种新的半导体封装。
技术实现思路
有鉴于此，本专利技术提供了半导体封装及半导体封装组件，以解决上述问题。根据至少一个优选实施方式，提供了一种半导体封装，其包括封装基板、模塑料、半导体晶片、三维天线和导电屏蔽元件。封装基板具有第一区域以及限定在该封装基板的边缘与该第一区域的边缘之间的第二区域。模塑料在该第一区域和该第二区域中设置在该封装基板上。半导体晶片在该第一区域中设置在该封装基板上并且位于该模塑料内部。三维天线包括位于该第二区域中该封装基板上的平面结构部以及包括墙结构部，墙结构部与该平面结构部接触并且在该第二区域中覆盖该模塑料的顶部表面或者其中一个侧壁。导电屏蔽元件设置在该封装基板上并且覆盖该半导体晶片。根据至少一个优选实施方式，提供了一种半导体封装组件，包括：具有禁止区域的印刷电路板以及如上所述的半导体封装，其中该半导体封装中的该封装基板设置在该印刷电路板上，并且该封装基板的该第二区域与该禁止区域对应。上述半导体封装以及半导体封装组件将三维天线集成到了半导体封装中，降低了生产成本，能够实现小且紧凑的SiP组件，并且可以防止三维天线与半导体晶片之间的信号耦合。在阅读各个附图中例示的优选实施例的如下详细描述之后，本专利技术的这些和其他目的对本领域技术人员来说无疑将变得显而易见。附图说明图1A是根据本专利技术的一些实施方式的半导体封装的透视图；图1B是图1A所示的示例半导体封装的部分平面图；图1C是图1A所示的示例半导体封装的截面图；图2是根据本专利技术的一些实施方式的示例半导体封装组装的截面图。图3A是根据本专利技术的一些实施方式的半导体封装的透视图；图3B是图3A所示的示例半导体封装的部分平面图；图3C是图3A所示的示例半导体封装的截面图；图4是根据本专利技术的一些实施方式的示例半导体封装组件的截面图。具体实施方式在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。本领域一般技术人员应可理解，电子设备制造商可能会用不同的名词来称呼同一组件。本说明书及后续的权利要求并不以名称的差异来作为区别组件的方式，而是以组件在功能上的差异来作为区别的基准。在通篇说明书及后续的权利要求当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置电性连接于第二装置，则代表该第一装置可直接连接于该第二装置，或通过其他装置或连接手段间接地连接至该第二装置。参照图1A至图1C，其中图1A是根据本专利技术的一些实施方式的半导体封装10的透视图，图1B是图1A所示的示例半导体封装的部分平面图，图1C是图1A所示的示例半导体封装的截面图。在一些实施方式中，半导体封装10是倒装式(flip-chip)半导体封装。例如，半导体封装10可以是具有集成天线的系统级封装(systeminpackage，SiP)，例如封装上天线(antennaonpackage，AoP)或封装内天线(antennainpackage，AiP)。在实施方式中，半导体封装10包括具有第一区域100a和第二区域100b的封装基板100，如图1C所示。第二区域100b被限定在封装基板100的边缘100e与第一区域100a的边缘之间，并且第二区域100b的面积小于第一区域100a的面积。在一些实施方式，封装基板100可以通过接合工艺(bondingprocess)安装在基底(没有显示)上，如印刷电路板上。例如，封装基板100可以包括通过接合工艺安装在基底上并且与基底电耦接的导电结构101。在一些实施方式，导电结构101包括导电凸起结构(如，铜或焊料凸起结构)、导电柱结构、导电线结构或导电浆体结构。在实施方式中，半导体封装10进一步包括在第一区域100a中设置在封装基板100上的半导体晶片200。在一些实施方式中，半导体晶片200可以通过接合过程安装在封装基板100上。例如，半导体晶片200包括通过接合工艺安装在封装基板100上并且与封装基板100电耦接的导电结构201。在一些实施方式，导电结构201包括导电凸起结构(如，铜或焊料凸起结构)、导电柱结构、导电线结构或导电浆体结构。在一些实施方式中，半导体晶片200可以是片上系统(systemonchip,SOC)晶片，并且其中包括射频设备(没有显示)。在实施方式中，半导体封装10进一步包括设置在封装基板100上并且覆盖半导体晶片200的导电屏蔽元件(conductiveshieldingelement)110。在一些实施方式中，导电屏蔽元件110可以由铜、铝或其他合适的屏蔽材料形成以提供EMI保护。在一些实施方式中，导电屏蔽元件110可以包括板状部(aplateportion)和围绕该板状部的边缘的侧壁部(sidewallportions)，从而，半导体晶片200位于由导电屏蔽元件110和封装基板100所构成的空间内部。在一些实施方式中，导电屏蔽元件110具有在其中一个侧壁部中形成的开口122。例如，沿着封装基板100的边缘100a’延伸的侧壁部(如图1C所示)具有开口122(如图1A所示)。开口122使得半导体封装10中形成的一个或多个器件能够通过导电屏蔽元件110。例如，天线可以经由开口122通过导电屏蔽元件110。在实施方式中，半导体封装10进一步包括设置于封装基板100上的3D天线140。3D天线140可以包括平面结构部(planarstructureportion)120和桥结构部(bridgestructureportion本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：/n封装基板，具有第一区域以及限定在该封装基板的边缘与该第一区域的边缘之间的第二区域；/n模塑料，在该第一区域和该第二区域中设置在该封装基板上；/n半导体晶片，在该第一区域中设置在该封装基板上并且位于该模塑料内部；/n三维天线，包括：/n平面结构部，位于该第二区域中该封装基板上；以及/n墙结构部，与该平面结构部接触并且在该第二区域中覆盖该模塑料的顶部表面或者其中一个侧壁；以及/n导电屏蔽元件，设置在该封装基板上并且覆盖该半导体晶片。/n

【技术特征摘要】
20160106 US 62/275,280;20161026 US 15/335,2261.一种半导体封装，包括：
封装基板，具有第一区域以及限定在该封装基板的边缘与该第一区域的边缘之间的第二区域；
模塑料，在该第一区域和该第二区域中设置在该封装基板上；
半导体晶片，在该第一区域中设置在该封装基板上并且位于该模塑料内部；
三维天线，包括：
平面结构部，位于该第二区域中该封装基板上；以及
墙结构部，与该平面结构部接触并且在该第二区域中覆盖该模塑料的顶部表面或者其中一个侧壁；以及
导电屏蔽元件，设置在该封装基板上并且覆盖该半导体晶片。


2.根据权利要求1所述的半导体封装，其特征在于，该三维天线的该平面结构部包括螺旋样式和与该螺旋样式分离的条状样式。


3.根据权利要求2所述的半导体封装，其特征在于，该条状样式在该第一区域中具有末端，该末端作为该三维天线的馈电点。


4.根据权利要求2所述的半导体封装，其特征在于，该螺旋样式具有末端，该末端作为该三维天线的开口端。


5.根据权利要求1所述的半导体封装，其特征在于，该导电屏蔽元件包括位于该三维天线与该半导体晶片之间的间隔部。


6.根据权利要求5...

【专利技术属性】
技术研发人员：许志骏，林圣谋，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71