在半导体晶片上制造厚氧化物特征的方法技术

在半导体晶片上制造厚氧化物特征的方法(400)包含形成(405)具有至少六微米厚度的氧化物层且在所述氧化物层上沉积(410)光致抗蚀剂层。所述氧化物层在给定蚀刻剂的情况下具有第一蚀刻速率X，所述光致抗蚀剂层在所述给定蚀刻剂的情况下具有第二蚀刻速率Y，其中X:Y的比率小于4:1。在蚀刻所述光致抗蚀剂层和所述氧化物层之前，用灰度掩模图案化(415)所述光致抗蚀剂层，所述灰度掩模产生具有与水平线形成小于或等于10度的角度(a)的侧壁的光致抗蚀剂层。

【技术实现步骤摘要】
【国外来华专利技术】在半导体晶片上制造厚氧化物特征的方法
本专利技术总体涉及半导体制造，且更具体地涉及在半导体晶片上制造厚氧化物特征的方法。
技术介绍
期望在半导体晶片上形成高电压集成电路电容器。然而，在晶片上存在厚氧化物特征可产生下游处理的问题，除非加以小心。举例来说，如果厚氧化物特征的侧壁具有与水平线成大于30度的斜率，则厚氧化物的显著形貌可能妨碍流程中后续步骤的处理，诸如光致抗蚀剂涂覆或金属沉积。此外，蚀刻厚氧化物特征(其工艺可去除沉积于芯片上的氧化物的超过75％的部分)可导致蚀刻工具中的处理问题。这些问题的解决方案对于构建该厚氧化物堆叠是必要的。
技术实现思路
所描述的实施例提供制造厚氧化物特征(诸如，用于集成高电压电容器的厚介电层)的方法。通过使光致抗蚀剂的蚀刻速率和氧化物的蚀刻速率与光致抗蚀剂的斜率相一致而在氧化物侧壁中实现与水平线成小于或等于三十度的角度。在一个实例中，当厚氧化物的蚀刻速率与光致抗蚀剂的蚀刻速率的比率为4:1或更小时，以与水平线成小于或等于十度的角度形成光致抗蚀剂。较低的比率将提供较小的氧化物斜率。在一个实例中，为本文档来自技高网...

【技术保护点】
1.一种在半导体晶片上制造厚氧化物特征的方法，所述方法包括：/n形成具有至少六微米厚度的氧化物层，所述氧化物层在给定蚀刻剂的情况下具有第一蚀刻速率X；/n在所述氧化物层上沉积光致抗蚀剂层，所述光致抗蚀剂层在所述给定蚀刻剂的情况下具有第二蚀刻速率Y，其中X:Y的比率小于4:1；且/n在蚀刻所述光致抗蚀剂层和所述氧化物层之前，用灰度掩模图案化所述光致抗蚀剂层，所述灰度掩模产生具有与水平线形成小于或等于10度的角度的侧壁的光致抗蚀剂层。/n

【技术特征摘要】
【国外来华专利技术】20171221 US 15/850,9991.一种在半导体晶片上制造厚氧化物特征的方法，所述方法包括：
形成具有至少六微米厚度的氧化物层，所述氧化物层在给定蚀刻剂的情况下具有第一蚀刻速率X；
在所述氧化物层上沉积光致抗蚀剂层，所述光致抗蚀剂层在所述给定蚀刻剂的情况下具有第二蚀刻速率Y，其中X:Y的比率小于4:1；且
在蚀刻所述光致抗蚀剂层和所述氧化物层之前，用灰度掩模图案化所述光致抗蚀剂层，所述灰度掩模产生具有与水平线形成小于或等于10度的角度的侧壁的光致抗蚀剂层。


2.根据权利要求1所述的方法，进一步包括使用所述给定蚀刻剂来蚀刻所述光致抗蚀剂层和所述氧化物层以形成所述厚氧化物特征。


3.根据权利要求1所述的方法，其中X:Y的所述比率小于3:1。


4.根据权利要求3所述的方法，其中蚀刻所述光致抗蚀剂层和所述氧化物层包括执行定时蚀刻段，随后在执行后续蚀刻段之前暂停所述蚀刻。


5.根据权利要求4所述的方法，进一步包括在所述氧化物层下面形成蚀刻停止层。


6.根据权利要求5所述的方法，进一步包括执行停止于所述蚀刻停止层的最终蚀刻段。


7.根据权利要求6所述的方法，其中所述氧化物层包括选自由以下组成的群组的材料：氧化硅、氧化铝、氧化钽和氧化铪。


8.一种在半导体晶片上制造厚氧化物特征的方法，所述方法包括：
形成具有至少六微米厚度的氧化物层；
在所述氧化物层上沉积且图案化光致抗蚀剂层；
执行所述光致抗蚀剂层和所述氧化物层的第一定时蚀刻段，随后是第一暂停，在所述第一暂停期间停止蚀刻工艺且排出所述蚀刻工艺的副产物；且
执行所述光致抗蚀剂层和所述氧化物层的最终蚀刻段，所述最终蚀刻段停止于蚀刻停止层。


9.根据权利要求8所述的方法，进一...

【专利技术属性】
技术研发人员：伊丽莎白·C·斯图尔特，杰弗里·艾伦·韦斯特，托马斯·D·博尼菲尔德，川杰圣，拜伦·洛弗尔·威廉斯，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US