【技术实现步骤摘要】
一种lvds高速串行通信时钟同步实现方法及系统
本专利技术涉及电子通信
，特别涉及一种lvds高速串行通信时钟同步实现方法及系统。
技术介绍
随着电子设计技术的不断进步，高速率信号的互连及宽带信道的应用与日俱增，所需传送的数据量越来越大，速度越来越快。LVDS(Low-VoltageDifferentialSignaling)低电压差分信号，是一种低功耗、低误码率、低串扰和低辐射的差分信号技术，这种传输技术可以达到155Mbps以上，LVDS技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，其传输介质可以是铜质的PCB连线，也可以是平衡电缆，因此LVDS已经成为片间通信使用最广的接口之一，比如在我们的芯片中用来传输视频数据作为显示输出。现有的设计都是使用serdesPHY来实现LVDS数据的接收。由于serdesPHY是一种通用串并转换模块，其内部含有大量模拟电路，所以功耗和面积上没有优势，而且可移植性差，不同的工艺需要使用不同的模块。
技术实现思路
本专利技...
【技术保护点】
1.一种lvds高速串行通信时钟同步实现方法，其特征在于，包括：预设数目个时钟采样电路、时钟选择控制电路和数据输出选择电路，其中：/n基于预设数目个时钟采样电路，分别对数据同步头的串行输入数据进行采样，并获得预设数目个采样时钟数据和预设数目个串行输入数据；/n基于时钟选择控制电路，对获得的预设数目个采样时钟数据进行预设比较处理，选择最优时钟数据，并根据最优时钟数据，确定最优时钟采样电路；/n基于数据输出选择电路和所述时钟选择控制电路确定的最优时钟采样电路，从预设数目个串行输入数据中选择与最优时钟采样电路相关的串行输入数据进行数据输出。/n
【技术特征摘要】
1.一种lvds高速串行通信时钟同步实现方法，其特征在于，包括：预设数目个时钟采样电路、时钟选择控制电路和数据输出选择电路，其中：
基于预设数目个时钟采样电路，分别对数据同步头的串行输入数据进行采样，并获得预设数目个采样时钟数据和预设数目个串行输入数据；
基于时钟选择控制电路，对获得的预设数目个采样时钟数据进行预设比较处理，选择最优时钟数据，并根据最优时钟数据，确定最优时钟采样电路；
基于数据输出选择电路和所述时钟选择控制电路确定的最优时钟采样电路，从预设数目个串行输入数据中选择与最优时钟采样电路相关的串行输入数据进行数据输出。
2.如权利要求1所述的方法，其特征在于，
所述预设数目个时钟采样电路分别与所述时钟选择控制电路和数据输出选择电路连接；
且所述时钟选择控制电路还与所述数据输出选择电路连接。
3.如权利要求1所述的方法，其特征在于，
所述预设数目个时钟采样电路的时钟频率与发送所述串行输入数据的发送时钟同频；
且所述预设数目为6，且每个时钟采样电路的时钟相位差为60°。
4.如权利要求1所述的方法，其特征在于，所述对获得的预设数目个采样时钟数据进行预设比较处理，选择最优时钟数据的步骤包括：
建立与采样时钟数据相关的时序图；
对所述时序图进行裕量标注，并获取标注的裕量结果；
对获取的所有裕量结果进行预设比较处理，确定最大裕量结果，并将所述最大裕量结果对应的时钟数据，作为最优时钟数据。
5.如权利要求1所述的方法，其特征在于，所述选择最优时钟数据，并根据最优时钟数据，确定最优时钟采样电路的步骤包括：
对每个时钟采样电路进行第一标记，同时对与所述时钟采样电路一一对应的采样时钟数据进行第二标记，并建立标记检索表；
当选择出最优时钟数据时，获取对应的第二标记，并在建立的所述标记检索表中，获取与所述第二标记对应的第一标记的时钟采样电路；
此时，获取的时钟采样电路即为最优采样电路。
6.如权利要求1所述的方法，其特征在于，从预设数目个串行输入数据中选择与最优时钟采样电路相关的串行输入数据进行数据输出之后，还包括：
对选择的与最优时钟采样电...
【专利技术属性】
技术研发人员：谢文平，
申请(专利权)人：云知声智能科技股份有限公司，厦门云知芯智能科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。