时钟产生电路和多相开关电路制造技术

本发明专利技术公开了一种时钟产生电路和多相开关电路，产生Mmax路时钟，包括Mmax个延时电路和延时锁定环，第k延时电路包括：第一端：接收第k时钟；第二端：根据第一端的第k时钟，产生第k+1时钟；第三端：接收所述延时锁定环的输出电压，调节时钟输出信号相对于时钟输入信号的延时；所述延时锁定环接收所述第一时钟到所述第M+1时钟，通过调节所述延时电路的时钟输出信号相对于时钟输入信号的延时，使得第M+1时钟和下一个第一时钟接近。

【技术实现步骤摘要】
时钟产生电路和多相开关电路
本专利技术涉及电力电子
，具体涉及一种时钟产生电路和多相开关电路。
技术介绍
多相开关电路并联可方便提高供电电流等级，以满足大电流的需求，例如处理器。同时，通过控制驱动信号使得每相开关电路交错导通，可在减小单相开关电路电感量的同时减小输入输出电流纹波，可有效减小输入、输出电容。电感量的减小不仅降低了电感尺寸和电容数量，提升功率密度，同时还能提升电压调节器的动态响应速度。传统的多相开关电路的结构有以下几种：第一种为所有电感都耦合；第二种为相数为偶数且每两相开关电流之间的电感耦合；第三种为所有电感都为分立电感。前面两种结构在轻载的时候，转换效率低，并且控制复杂；第三种结构由于没有耦合电感，各相之间的电流均衡效果差，动态响应差。在多相开关电路中，还需要移相的时钟。现有做法为系统产生高频时钟，高频时钟进行分频，产生多个相对低频的移相时钟。该方法所需工作电流偏大，移相的分频器设计相对复杂。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种多相开关电路，所述多相开关电路包括N相开关电路，每相本文档来自技高网...

【技术保护点】
1.一种时钟产生电路，其特征在于：产生Mmax路时钟，包括Mmax个延时电路和延时锁定环，第k延时电路包括：/n第一端：接收第k时钟；/n第二端：根据第一端的第k时钟，产生第k+1时钟；/n第三端：接收所述延时锁定环的输出电压，调节时钟输出信号相对于时钟输入信号的延时；/n所述延时锁定环接收所述第一时钟到所述第M+1时钟，通过调节所述延时电路的时钟输出信号相对于时钟输入信号的延时，使得第M+1时钟和下一个第一时钟接近；/n其中，Mmax为大于等于2的自然数，M为小于等于Mmax的自然数，k为1～M的自然数。/n

【技术特征摘要】
1.一种时钟产生电路，其特征在于：产生Mmax路时钟，包括Mmax个延时电路和延时锁定环，第k延时电路包括：
第一端：接收第k时钟；
第二端：根据第一端的第k时钟，产生第k+1时钟；
第三端：接收所述延时锁定环的输出电压，调节时钟输出信号相对于时钟输入信号的延时；
所述延时锁定环接收所述第一时钟到所述第M+1时钟，通过调节所述延时电路的时钟输出信号相对于时钟输入信号的延时，使得第M+1时钟和下一个第一时钟接近；
其中，Mmax为大于等于2的自然数，M为小于等于Mmax的自然数，k为1～M的自然数。


2.根据权利要求1所述的时钟电路，其特征在于：当第k时钟有效时，触发使能第M+1时钟和下一个第一时钟的先后时序比较。


3.根据权利要求2所述的时钟电路，其特征在于：当M为偶数时，第(M+2)/2时钟为中间时钟；当M为奇数时，第(M+1)/2时钟为中间时钟；当所述中间时钟有效时，触发使能第M+1时钟和下一个第一时钟的先后时序比较。

<...

【专利技术属性】
技术研发人员：徐爱民，周逊伟，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33