一种抑制串扰的三电平有源驱动电路制造技术

本发明专利技术公开了一种抑制SiC MOSFET串扰的三电平有源驱动电路，其中，该三电平有源驱动电路与SiC MOSFET的栅源极连接，可以用于SiC等宽禁带半导体器件在上下桥臂电路中的高速驱动，包括：驱动推挽电路、驱动电阻、脉冲产生电路和零压钳位电路。其中，推挽电路用于产生控制SiC MOSFET的栅源级电压，脉冲产生电路包括第一电阻、第二电阻、第三电阻、第四电阻、第一电容和第一电压比较器，零压钳位电路包括第一P沟道MOSFET，第一二极管。该三电平有源驱动电路能够通过优化驱动电压有效地抑制桥臂电路中SiC MOSFET的栅源级电压产生的串扰问题，使得正负向栅源电压尖峰均保持在安全阈值之内。

【技术实现步骤摘要】
一种抑制串扰的三电平有源驱动电路
本专利技术涉及电力电子
，特别涉及一种抑制SiCMOSFET串扰的三电平有源驱动电路。
技术介绍
由于SiCMOSFET具有较低的导通电阻和较快的开关速度，这使得电力电子变换器具有高频、高效和高功率密度的特性。但是，在同步DC-DC以及三相DC-AC变换器中，上桥臂和下桥臂的SiCMOSFET在开关瞬态期间产生的高dv/dt将导致SiCMOSFET栅源电压vgs具有较大的尖峰和振荡。由于SiCMOSFET的正向阈值电压较低，正向的电压尖峰可能导致SiCMOSFET误导通，从而使得上下桥臂直通。直通电流不仅会增加额外的开关损耗，甚至会击穿SiCMOSFET。另外，过大的负向电压尖峰使得SiCMOSFET门极承受较大的电压应力，导致器件损坏。因此，在桥臂电路中，为了充分利用SiCMOSFET的优势，串扰必须得到抑制。目前已经存在的抑制串扰的方法，它们可以主要分为三类：1)降低栅极电阻或增加栅极-源极电容；2)采用负压驱动；3)施加多电平驱动电压。但是，如果仅降低栅极电阻或增加栅极-源极电容，就会影响SiCMOSFET的开关速度。采用负压驱动的方法尽管可以将正向的栅源电压峰值控制在阈值电压以下，但是较大的负向电压尖峰将加剧栅源级的电压应力。同时，目前采用的多电平驱动的方法，都需要增加额外的控制辅助开关，这大大增加了控制的复杂性。因此合理的设计适合高速宽禁带器件的驱动成为宽禁带器件应用的关键。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的目的在于提出一种抑制SiCMOSFET串扰的三电平有源驱动电路，该三电平有源驱动电路能够通过优化驱动电压有效地抑制桥臂电路中SiCMOSFET的栅源级电压产生的串扰问题，从而使得正负向栅源电压尖峰均保持在安全阈值之内。为达到上述目的，本专利技术实施例提出了一种抑制SiCMOSFET串扰的三电平有源驱动电路，包括：驱动推挽电路，用于产生控制SiCMOSFETs的栅源级电压vgs；驱动电阻，所述驱动电阻Rg的一端经过第一节点与所述驱动推挽电路串联，所述驱动电阻Rg的另一端与所述SiCMOSFET的栅极相连；脉冲产生电路，所述脉冲产生电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1和第一电压比较器U1，其中，所述第一电阻R1的一端与-5V相连，所述第一电阻R1的另一端经过第二节点与所述第二电阻R2的一端串联，所述第二电阻R2的另一端与所述第一节点相连，所述第三电阻R3的一端与-5V相连，所述第三电阻R3的另一端经过第三节点与所述第四电阻R4的一端串联，所述第四电阻R4的另一端接地，所述第一电容C1的一端与所述第二节点相连，所述第一电容C1的一端与-5V相连，所述第一电压比较器U1的正输入端Vin+与所述第二节点相连，所述第一电压比较器U1的负输入端Vin-与所述第三节点相连；零压钳位电路，所述零压钳位电路包括第一P沟道MOSFETQp和第一二极管D1，其中，所述第一P沟道MOSFETQp的一端接地，所述第一P沟道MOSFETQp的另一端与所述第一二极管D1串联，所述第一二极管D1的另一端与所述第四节点相连。本专利技术实施例的抑制SiCMOSFET串扰的三电平有源驱动电路，一方面，当正向串扰栅源电压尖峰出现时，将栅极电压保持在安全的负压-5V，在防止SiCMOSFET误触发的同时还能保证其快速关断；另一方面，当负向串扰栅源电压尖峰出现时，通过零压钳位电路将SiCMOSFET的栅源电压从-5V上拉至0V，在抑制负向栅源电压尖峰的同时还能保证其快速导通。综合两个方面，串扰的正、负向电压尖峰都将限制在安全的电压范围之内。另外，根据本专利技术上述实施例的抑制SiCMOSFET串扰的三电平有源驱动电路还可以具有以下附加的技术特征：进一步地，在本专利技术的一个实施例中，所述第一P沟道MOSFETQp漏源极的耐压值大于所述栅源级电压vgs。进一步地，在本专利技术的一个实施例中，所述第一电压比较器的输出作为所述零压钳位电路的输入。进一步地，在本专利技术的一个实施例中，所述第一电压比较器U1输出电压小于所述第一P沟道MOSFETQp的栅源级电压vgs。进一步地，在本专利技术的一个实施例中，所述第一电压比较器U1输出电压小于所述第一P沟道MOSFETQp的栅源级电压vgs。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：图1为根据本专利技术实施例的一种抑制SiCMOSFET串扰的三电平有源驱动电路的结构示意图；图2为根据本专利技术实施例的三电平有源驱动电路的逻辑时序图；图3为传统负压驱动电路的结构示意图；图4为根据本专利技术实施例的实现三电平有源驱动电路硬件电路结构图以及对应的实验波形；图5为根据本专利技术实施例的三电平有源驱动电路应用的同步Buck变换器模型；图6为传统负压驱动电路应用在同步Buck变换器中时，上、下桥臂SiCMOSFET的栅源级电压vgs波形；图7为根据本专利技术实施例的三电平有源驱动电路应用在同步Buck变换器下桥臂中时，上、下桥臂SiCMOSFET的栅源级电压vgs波形；图8为传统负压驱动电路应用在同步Buck变换器中，下桥臂SiCMOSFET的漏源极电压vds和栅源级电压vgs实验波形；图9为根据本专利技术实施例的将三电平有源驱动电路应用在同步Buck变换器中，下桥臂SiCMOSFET的漏源极电压vds和栅源级电压vgs实验波形；图10为根据本专利技术实施例的三电平有源驱动电路与传统负压驱动电路下桥臂SiCMOSFET正向和负向栅源电压尖峰对比图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。本专利技术实施例在传统驱动技术的基础上，提出一种抑制SiCMOSFET串扰的三电平有源驱动电路，一方面，当正向串扰栅源电压尖峰出现时，将栅极电压保持在安全的负压-5V，在防止SiCMOSFET误触发的同时保证其快速关断；另一方面，当负向串扰栅源电压尖峰出现时，通过零压钳位电路将SiCMOSFET的栅源电压从-5V上拉至0V，在抑制负向栅源电压尖峰的同时还能保证其快速导通。综合两个方面，串扰的正、负向电压尖峰都将限制在安全的电压范围之内。下面参照附图描述根据本专利技术实施例提出的抑制SiCMOSFET串扰的三电平有源驱动电路。图1是本专利技术一个实施例的抑制SiCMOSFET串扰的三电平有源驱动电路的结构示意图。如图1所示，该抑制SiCMOSFET串扰的三电平有源驱动电路，可以用于SiC等宽禁带半导体器本文档来自技高网...

【技术保护点】
1.一种抑制SiC MOSFET串扰的三电平有源驱动电路，其特征在于，包括：/n驱动推挽电路，用于产生控制SiC MOSFETs的栅源级电压v

【技术特征摘要】
1.一种抑制SiCMOSFET串扰的三电平有源驱动电路，其特征在于，包括：
驱动推挽电路，用于产生控制SiCMOSFETs的栅源级电压vgs；
驱动电阻，所述驱动电阻Rg的一端经过第一节点与所述驱动推挽电路串联，所述驱动电阻Rg的另一端与所述SiCMOSFET的栅极相连；
脉冲产生电路，所述脉冲产生电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1和第一电压比较器U1，其中，所述第一电阻R1的一端与-5V相连，所述第一电阻R1的另一端经过第二节点与所述第二电阻R2的一端串联，所述第二电阻R2的另一端与所述第一节点相连，所述第三电阻R3的一端与-5V相连，所述第三电阻R3的另一端经过第三节点与所述第四电阻R4的一端串联，所述第四电阻R4的另一端接地，所述第一电容C1的一端与所述第二节点相连，所述第一电容C1的一端与-5V相连，所述第一电压比较器U1的正输入端Vin+与所述第二节点相连，所述第一电压...

【专利技术属性】
技术研发人员：李虹，蒋艳锋，邱志东，邵天骢，李志君，郑琼林，张波，
申请(专利权)人：北京交通大学，
类型：发明
国别省市：北京;11