一种逻辑非门电路及逻辑非门电路设计方法技术

本发明专利技术提出了一种逻辑非门电路及逻辑非门电路设计方法，基于脉冲累加信息编码方式，使用统一神经计算单元，辅以1类信息过滤单元，通过神经计算单元和信息过滤单元的级联实现了逻辑非门的计算过程。本发明专利技术基于脉冲神经膜系统和匀质神经细胞的逻辑非门设计方法，将构造逻辑非门使用的神经计算单元种类降至最少的1种，这有助于利用统一的神经计算单元实现神经电路；利用神经元的级联，实现信息的传递和并行处理，最终实现执行逻辑计算的功能，具有分布式并行的计算特性，可以为神经电路的实现提供可行的计算模型。

【技术实现步骤摘要】
一种逻辑非门电路及逻辑非门电路设计方法本申请是CN201610542427.3专利申请的分案申请申请日：2016年07月04日申请号：201610542427.3专利技术创造名称：一种基于脉冲神经膜系统和匀质神经细胞的逻辑非门设计方法
本专利技术涉及人工智能领域，特别涉及一种基于脉冲神经膜系统和匀质神经细胞的逻辑非门设计方法。
技术介绍
神经计算是自然计算的重要分支之一，旨在将人类大脑神经系统中存储信息和智能处理信息的方式抽象为可执行计算的模型。脉冲神经膜系统是一类脉冲神经网络模型，是受人脑所蕴含的计算智能启发得到的高性能神经计算模型。现有技术的主要特点在于使用的神经计算单元的种类太多，从而造成神经电路的实现复杂，计算效率低，计算准确率低。
技术实现思路
为解决上述现有技术的不足，本专利技术提出了一种基于脉冲神经膜系统和匀质神经细胞的逻辑非门设计方法，利用神经元的级联，实现信息的传递和并行处理，最终实现执行逻辑计算的功能，具有分布式并行的计算特性，可以为神经电路的实现提供可行的本文档来自技高网...

【技术保护点】
1.一种逻辑非门电路，采用现有神经计算单元硬件电路，其特征在于，包括：第一神经计算单元、第二神经计算单元、第三神经计算单元、第四神经计算单元；其中，/n第一神经计算单元(in)接收输入信号，第一神经计算单元(in)通过突触向第四神经计算单元(out)发送脉冲；第二神经计算单元(1)通过突触向第四神经计算单元(out)发送三次，每次一个脉冲；第三神经计算单元(2)通过突触向第四神经计算单元(out)发送一个脉冲；/n信息过滤单元(ast

【技术特征摘要】
1.一种逻辑非门电路，采用现有神经计算单元硬件电路，其特征在于，包括：第一神经计算单元、第二神经计算单元、第三神经计算单元、第四神经计算单元；其中，
第一神经计算单元(in)接收输入信号，第一神经计算单元(in)通过突触向第四神经计算单元(out)发送脉冲；第二神经计算单元(1)通过突触向第四神经计算单元(out)发送三次，每次一个脉冲；第三神经计算单元(2)通过突触向第四神经计算单元(out)发送一个脉冲；
信息过滤单元(ast1)分别与第一神经计算单元(in)、第二神经计算单元(1)、第三神经计算单元(2)到第四神经计算单元(out)的三条突触连接，将突触上正在传递的脉冲数目与其预设的阈值进行比较：
情况1：如果正在传递的脉冲数目大于等于信息过滤单元的阈值t＝2，那么这些脉冲将被信息过滤单元进行过滤移除，此时脉冲无法通过突触到达目标神经计算单元；
情况2：如果正在传递的脉冲数目小于信息过滤单元的阈值t＝2，那么这些脉冲将顺利通过突触到达目标神经计算单元。


2.如权利要求1所述的一种逻辑非门电路，其特征在于，
所述第一神经计算单元、第二神经计算单元、第三神经计算单元、第四神经计算单元采用统一的激发方式。


3.如权利要求2所述的一种逻辑非门电路，其特征在于，
所述第一神经计算单元、第二神经计算单元、第三神经计算单元、第四神经计算单元统一为：基于脉冲累加信息编码方式，其激发方式为无论积累多少个脉冲，神经计算单元都将激发，每次消耗1个脉冲，向外发送1个脉冲，直至所包含的脉冲数目变为0。


4.如权利要求2所述的一种逻辑非门电路，其特征在于，
所述第一神经计算单元、第二神经计算单元、第三神经计算单元、第四神经计算单元统一为：
基于脉冲累加信息编码方式，其激发方式为a*/a→a；其中，
字母a表示脉冲，脉冲的累加表示为字母a的多重集；
a*表示为任意数目的累加脉冲；
“→”左边的脉冲a表示消耗的脉冲数为1，“→”右边的脉冲a表示传递给临近神经计算单元...

【专利技术属性】
技术研发人员：宋弢，庞善臣，王淑栋，王珣，
申请(专利权)人：中国石油大学华东，
类型：发明
国别省市：山东;37