基于PCIe高速总线接口的双机冗余备份系统技术方案

本发明专利技术提供了一种基于PCIe高速总线接口的双机冗余备份系统，包括：A机主控CPU、B机主控CPU、A机供电模块、B机供电模块、状态监控高可靠反熔丝FPGA、从设备FPGA；通过状态监控高可靠反熔丝FPGA对PCIe总线双机冷备份进行切换，若双机为完全功能备份可实现整个通信系统可靠性提升，增加系统使用寿命；若双机为不同功能，可通过切机实现功能扩展，提高系统功能性及灵活性。

【技术实现步骤摘要】
基于PCIe高速总线接口的双机冗余备份系统
本专利技术涉及通信
，具体地，涉及基于PCIe高速总线接口的双机冗余备份系统。
技术介绍
随着星载载荷技术的进步，载荷数据量的大大增加。在星载数传领域，传统的低电压差分信号(Low-VoltageDifferentialSignaling，LVDS)数据传输链路不论从速率上还是通用性上已经不能满足高速数传的需求。而对高速且可靠的总线数传方式的需求越来越高。但是，若单独开发一种自定义的高速数传总线通信方案，不论从成本上还是可靠性上都是难以实现的。因此，对传统、通用的高速总线进行相应的可靠性设计，保证其在空间环境中的可靠性成为最可行的方案之一。
技术实现思路
针对现有技术中的缺陷，本专利技术的目的是提供一种基于PCIe高速总线接口的双机冗余备份系统。根据本专利技术提供的一种基于PCIe(PCIexpress)高速总线接口的双机冗余备份系统，包括：A机主控CPU、B机主控CPU、A机供电模块、B机供电模块、状态监控高可靠反熔丝FPGA(Field-Programma本文档来自技高网...

【技术保护点】
1.一种基于PCIe高速总线接口的双机冗余备份系统，其特征在于，包括：A机主控CPU、B机主控CPU、A机供电模块、B机供电模块、状态监控高可靠反熔丝FPGA、从设备FPGA；所述A机供电模块用于根据所述状态监控高可靠反熔丝FPGA发送的供电使能信号，向所述A机主控CPU供电；所述B机供电模块用于根据所述状态监控高可靠反熔丝FPGA发送的供电使能信号，向所述B机主控CPU供电；所述从设备FPGA通过PCIe高速总线分别与所述A机主控CPU、B机主控CPU通信连接；其中，所述A机主控CPU和所述B机主控CPU互为备份，且所述A机主控CPU和所述B机主控CPU不同时上电工作。/n

【技术特征摘要】
1.一种基于PCIe高速总线接口的双机冗余备份系统，其特征在于，包括：A机主控CPU、B机主控CPU、A机供电模块、B机供电模块、状态监控高可靠反熔丝FPGA、从设备FPGA；所述A机供电模块用于根据所述状态监控高可靠反熔丝FPGA发送的供电使能信号，向所述A机主控CPU供电；所述B机供电模块用于根据所述状态监控高可靠反熔丝FPGA发送的供电使能信号，向所述B机主控CPU供电；所述从设备FPGA通过PCIe高速总线分别与所述A机主控CPU、B机主控CPU通信连接；其中，所述A机主控CPU和所述B机主控CPU互为备份，且所述A机主控CPU和所述B机主控CPU不同时上电工作。


2.根据权利要求1所述的基于PCIe高速总线接口的双机冗余备份系统，其特征在于，所述状态监控高可靠反熔丝FPGA通过第一接口与从设备FPGA启动A机主控CPU程序存储芯片通信连接，所述状态监控高可靠反熔丝FPGA通过第二接口与从设备FPGA启动B机主控CPU程序存储芯片通信连接。


3.根据权利要求1所述的基于PCIe高速总线接口的双机冗余备份系统，其特征在于，所述状态监控高可靠反熔丝FPGA与外部电路连接，用于接收外部复位信号或者外部切机指令；
当所述状态监控高可靠反熔丝FPGA接收到外部复位信号时，保持所述A机主控CPU和所述B机主控CPU的当前运行状态；
当所述状态监控高可靠反熔丝FPGA接收到外部切机指令时，对所述A机主控CPU和所述B机主控CPU的当前运行状态进行切换。


4.根据权利要求1-3中任一项...

【专利技术属性】
技术研发人员：滕树鹏，沈奇，陆灵君，韦杰，双小川，王志国，纪丙华，
申请(专利权)人：上海航天计算机技术研究所，
类型：发明
国别省市：上海;31