基于FPGA芯片的三相数字锁相环、SVPWM调制器及电网谐波电流控制系统技术方案

本公开提出了一种基于FPGA芯片的三相数字锁相环、SVPWM调制器及电网谐波电流控制系统,三相数字锁相环包括设置在于FPGA芯片上的依次连接的Clark变换模块、Park变换模块、PI控制器模块和积分器模块；在FPGA芯片上设置的每个模块为通过将FPGA芯片上的加法器、减法器、乘法器或寄存器连接形成的组合电路；实现了基于FPGA芯片的数字锁相环功能实现的全部控制。本公开的三相数字锁相环通过FPGA芯片实现，可以与其它控制系统兼容，实现了基于FPGA芯片的数字锁相环功能实现的全部控制，降低了硬件布置成本，降低数字锁相环应用系统的硬件复杂度，提高了控制成本。

【技术实现步骤摘要】
基于FPGA芯片的三相数字锁相环、SVPWM调制器及电网谐波电流控制系统
本公开涉及锁相环相关
，具体的说，是涉及一种基于FPGA芯片的三相数字锁相环、SVPWM调制器及电网谐波电流控制系统。
技术介绍
本部分的陈述仅仅是提供了与本公开相关的
技术介绍
信息，并不必然构成在先技术。在电力系统中，锁相环用于电网信号的谐波检测分析，从而控制电网电能质量，如具体的应用于分布式能源并网的电能质量控制，锁相环是不可缺少的部件。数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器、脉冲补抹门等组成。分频器输出的信号频率与所需频率十分接近，把它和从信号中提取的相位参考信号同时送入相位比较器，比较结果示出本地频率高了时就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若结果示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而达到同步。数字锁相环的内部的器件较多，导致整个控制系统需要多个控制芯片协调工作，硬件布置成本较高。同时增加了数字锁相环应用系统的硬件复杂度，提高了控制成本。
技术实现思路
本公开为了解决上述问题，提出了一种基于FPGA芯片的三相数字锁相环、SVPWM调制器及电网谐波电流控制系统，三相数字锁相环通过FPGA芯片实现，可以与其它控制系统兼容，实现了基于FPGA芯片的数字锁相环功能实现的全部控制。为了实现上述目的，本公开采用如下技术方案：一种或多个实施例提供了一种基于FPGA芯片的三相数字锁相环,包括设置在于FPGA芯片上的依次连接的Clark变换模块、Park变换模块、PI控制器模块和积分器模块；在FPGA芯片上设置的每个模块为通过将FPGA芯片上的加法器、减法器、乘法器或寄存器连接形成的组合电路；所述Clark变换模块包括第一减法器、第一加法器、第二减法器、第一乘法器和第二乘法器，所述第一减法器的输出端连接第一乘法器的一个输入端，所述第一加法器的输出端连接第二减法器的一个输入端，所述第二减法器的输出端连接第二乘法器的一个输入端。进一步地，所述Park变换模块用于获得q轴分量，包括第三减法器、第三乘法器和第四乘法器，第一乘法器的输出端连接第三乘法器的输入端，第二乘法器的输出端连接第四乘法器的输入端，第三乘法器和第四乘法器的输出端连接第三减法器的输入端。进一步地，积分器模块与PI控制器模块中的积分器结构相同。进一步地，积分器模块包括第一累加寄存器、第二加法器和第五乘法器，所述第二加法器的一个输入端连接第一累加寄存器的第一输出端，所述第二加法器的输出连接第一累加寄存器的输入端，所述第一累加寄存器的第二输出端连接至第五乘法器的输入端。进一步地，PI控制器模块的积分器包括第三加法器、第二累加寄存器和第七乘法器，所述第三加法器一个输入端连接第二累加寄存器的第一输出端，所述第三加法器的输出连接第二累加寄存器的输入端，所述第二累加寄存器的第二输出端连接至第七乘法器的输入端。进一步地，PI控制器模块还包括第四减法器、第六乘法器和第四加法器，所述第四减法器的输出端分别连接第六乘法器和第三加法器的输入端，所述第七乘法器和第六乘法器的输出端分别连接至第四加法器。进一步地，PI控制器模块的设置参数包括比例系数、积分系数、调节器初值、积分饱和限值和调节器输出饱和限值。进一步地，还包括时钟源，所述时钟源为组合电路的运算执行提供时钟信号。一种SVPWM调制器，用于输出调制信号，采用上述的一种基于FPGA芯片的三相数字锁相环用于提供相位信息。一种电网谐波电流控制系统，采用上述所述的一种基于FPGA芯片的三相数字锁相环用于实现电网谐波电流的检测。与现有技术相比，本公开的有益效果为：本公开的三相数字锁相环通过FPGA芯片实现，可以与其它控制系统兼容，实现了基于FPGA芯片的数字锁相环功能实现的全部控制，降低了硬件布置成本，降低数字锁相环应用系统的硬件复杂度，提高了锁相环的计算速度，从而提高了控制的实时性，降低了控制成本。附图说明构成本公开的一部分的说明书附图用来提供对本公开的进一步理解，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的限定。图1是根据一个或多个实施方式的锁相环的框图；图2是本公开实施例1的基于FPGA芯片锁相环的整体硬件结构图；图3是本公开实施例1的Clark变换模块硬件结构示意图；图4是本公开实施例1的Park变换模块硬件结构示意图；图5是本公开实施例1的PI控制器中积分器的硬件结构示意图；图6是本公开实施例1的PI控制器的硬件结构示意图；其中：1-1、第一减法器，1-2、第一加法器，1-3、第二减法器，1-4、第一乘法器，1-5、第二乘法器；2-1、第三减法器，2-2、第三乘法器，2-3、第四乘法器；3-1、第一累加寄存器，3-2第二加法器，3-3、第五乘法器；4-1、第四减法器，4-2、第六乘法器，4-3、第三加法器，4-4、第二累加寄存器，4-5、第七乘法器，4-6、第四加法器。具体实施方式：下面结合附图与实施例对本公开作进一步说明。应该指出，以下详细说明都是示例性的，旨在对本公开提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本公开所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本公开的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。技术术语解释：Clark变换：三相静止、互差120°的abc坐标系中的变量变化到两相静止、互差90°的αβ坐标系中，从而简化了控制过程。Clark变换模块：完成上述Clark变换的模块。Park变换：两相静止、互差90°的αβ坐标系中的量变化到两相相对静止，但坐标系以电网角频率旋转的dq坐标系中。Park变换模块：完成上述Park变换的模块。FPGA：Field－ProgrammableGateArray，现场可编程门阵列它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。在一个或多个实施方式中公开的技术方案中，如图1和2所示，一种基于FPGA片的三相数字锁相环,包括设置在于FPGA芯片上的依次连接的Clark变换模块、Park变换模块、PI控制器模块和积分器模块；在FPGA芯片上设置的每个模块为通过将FPGA芯片上的加法器、减法器、乘法器或寄存器连接形成的组合电路；在FPGA内可以采用搭积木的方式构建了完整的锁相环如图2所示。在锁相环中上一模块中的组合电路执行完运算后向本文档来自技高网...

【技术保护点】
1.一种基于FPGA芯片的三相数字锁相环,其特征是：包括设置在于FPGA芯片上的依次连接的Clark变换模块、Park变换模块、PI控制器模块和积分器模块；在FPGA芯片上设置的每个模块为通过将FPGA芯片上的加法器、减法器、乘法器或寄存器连接形成的组合电路；/n所述Clark变换模块包括第一减法器、第一加法器、第二减法器、第一乘法器和第二乘法器，所述第一减法器的输出端连接第一乘法器的一个输入端，所述第一加法器的输出端连接第二减法器的一个输入端，所述第二减法器的输出端连接第二乘法器的一个输入端；所述Park变换模块用于获得q轴分量，包括第三减法器、第三乘法器和第四乘法器，第一乘法器的输出端连接第三乘法器的输入端，第二乘法器的输出端连接第四乘法器的输入端，第三乘法器和第四乘法器的输出端连接第三减法器的输入端；/n积分器模块与PI控制器模块中的积分器结构相同；/n积分器模块包括第一累加寄存器、第二加法器和第五乘法器，所述第二加法器的一个输入端连接第一累加寄存器的第一输出端，所述第二加法器的输出连接第一累加寄存器的输入端，所述第一累加寄存器的第二输出端连接至第五乘法器的输入端。/n

【技术特征摘要】
1.一种基于FPGA芯片的三相数字锁相环,其特征是：包括设置在于FPGA芯片上的依次连接的Clark变换模块、Park变换模块、PI控制器模块和积分器模块；在FPGA芯片上设置的每个模块为通过将FPGA芯片上的加法器、减法器、乘法器或寄存器连接形成的组合电路；
所述Clark变换模块包括第一减法器、第一加法器、第二减法器、第一乘法器和第二乘法器，所述第一减法器的输出端连接第一乘法器的一个输入端，所述第一加法器的输出端连接第二减法器的一个输入端，所述第二减法器的输出端连接第二乘法器的一个输入端；所述Park变换模块用于获得q轴分量，包括第三减法器、第三乘法器和第四乘法器，第一乘法器的输出端连接第三乘法器的输入端，第二乘法器的输出端连接第四乘法器的输入端，第三乘法器和第四乘法器的输出端连接第三减法器的输入端；
积分器模块与PI控制器模块中的积分器结构相同；
积分器模块包括第一累加寄存器、第二加法器和第五乘法器，所述第二加法器的一个输入端连接第一累加寄存器的第一输出端，所述第二加法器的输出连接第一累加寄存器的输入端，所述第一累加寄存器的第二输出端连接至第五乘法器的输入端。


2.如权利要求1所述的一种基于FPGA芯片的三相数字锁相环，其特征是：PI控制器模块的积分器包括第三...

【专利技术属性】
技术研发人员：肖冰，史昌明，秘立鹏，邱桂中，吴冠宇，孙睿，章小卫，张新雷，
申请(专利权)人：国网内蒙古东部电力有限公司电力科学研究院，北方工业大学，国家电网有限公司，
类型：新型
国别省市：内蒙;15