接收器和低噪声放大器制造技术

本申请实施例公开了一种接收机和低噪声放大器，一种接收机可包括主信号通路和辅助信号通路、合路电路和中频放大电路；主信号通路包括栅极串联电感、第一共源放大电路和混频电路，主信号通路输入端通过栅极串联电感与第一共源放大电路输入端连接，第一共源放大电路输出端与混频电路输入端连接，混频电路输出端与合路电路第一输入端连接，合路电路的输出端与中频放大电路输入端连接；辅助信号通路包括第二共源放大电路和混频移相电路；辅信号通路输入端与第二共源放大电路输入端连接，第二共源放大电路输出端与混频移相电路输入端连接，混频移相电路输出端与合路电路第二输入端连接。本申请方案有利于提升系统集成度和实现更低噪声系数。

【技术实现步骤摘要】
接收器和低噪声放大器
本申请涉及通信和电子
，尤其涉及了接收器和低噪声放大器。
技术介绍
当前，对于绝大多数无线通信接收系统而言，低噪声系数(NF，NoiseFigure)意味着可以实现更高的灵敏度。一般来说，对于两个灵敏度不同的通信系统而言，为了满足同样大小的信噪比(SNR，SignaltoNoiseRatio)要求，灵敏度高的系统较灵敏度低的系统，可实现更广的覆盖范围；同时，在相同距离上，灵敏度高的系统较灵敏度低的系统，可实现更高的信噪比，从而实现更快的数据率。因此，对于一个接收机(Receiver)而言，更小的噪声系数几乎等价于更好的通信质量，实现更低的噪声系数也一直是接收机的研究热点。其中，5-6GHz是WLAN通信系统的重要频带之一，5-6GHz也将被应用于第五代“新无线电(NewRadio)”系统。它具有频带宽的优点，相较于低频，它可提供更高的数据率。根据弗里斯传输公式(FriisTransmissionEquation)，频率越高的无线电波，在空间传输中就会有更多的衰减，因此，5GHzWLAN信号在同样的传输距离上，比2.4GHzWLAN信号的衰减要来得多。以5.5GHz和2.4GHz信号为例，传输同样距离，5.5GHz信号比2.4GHz信号多7.2dB的衰减，对于接收端的SNR，前者亦比后者小7.2dB，因此为满足一定的误码率，5.5GHz的传输范围较2.4GHz更小。传统的采用互补金属氧化物半导体(CMOS，ComplementaryMetal-Oxide-Semiconductor)工艺的5GHzWLAN接收机，可实现的噪声系数在3-6dB左右。为了在较高频率上实现较低的噪声系数，传统接收机一般需要消耗大的功耗，同时需要较多的片外电感，降低了系统集成度和面积使用率。
技术实现思路
本申请实施例提供接收器和低噪声放大器。第一方面，本申请实施例提供一种接收机，所述接收机可以包括：主信号通路和辅助信号通路、合路电路和中频放大电路；主信号通路包括栅极串联电感L1、第一共源放大电路和混频电路，所述主信号通路的输入端通过所述栅极串联电感与所述第一共源放大电路的输入端连接，所述第一共源放大电路的输出端与所述混频电路的输入端连接，所述混频电路的输出端与所述合路电路的第一输入端连接，所述合路电路的输出端与所述中频放大电路的输入端连接。其在，所述栅极串联电感L1例如为片上电感。辅助信号通路包括第二共源放大电路和混频移相电路；所述辅信号通路的输入端与所述第二共源放大电路的输入端连接，所述第二共源放大电路的输出端与所述混频移相电路的输入端连接，所述混频移相电路的输出端与所述合路电路的第二输入端连接。可以看出，上述架构的接收机中通过巧妙的引入了栅极串联电感L1，栅极串联电感L1为片上电感，有利于实现在较低功耗下的较低的噪声系数，并且由于使用片上电感，有利于提升系统集成度和面积使用率。在一些可能的实施方式中，所述第一共源放大电路包括：第一PMOS管Q1、第二NMOS管Q2，第一电阻R1和第一电容C1；其中，所述第一PMOS管Q1的源极与供电端连接，所述第一PMOS管Q1的栅极与所述第二NMOS管Q2的栅极连接，所述第一PMOS管Q1的栅极还通过第一电阻R1与所述第一PMOS管Q1的漏极连接；所述第一PMOS管Q1的漏极与所述第二NMOS管Q2的漏极连接；所述第一PMOS管Q1的漏极还通过第一电容C1与所述第一共源放大电路的输出端连接；所述第一PMOS管Q1的栅极为所述第一共源放大电路的输入端；所述第二NMOS管Q2的源极接地，所述第二NMOS管Q2的栅极通过第一电阻R1与所述第二NMOS管Q2的漏极连接。在一些可能的实施方式中，所述接收机还包括第七电容C7；其中，所述第二共源放大电路包括：第三PMOS管Q3、第四NMOS管Q4，第二电阻R2和第二电容C2；其中，所述第三PMOS管Q3的源极与供电端连接，所述第三PMOS管Q3的栅极与所述第四NMOS管Q4的栅极连接，而所述第三PMOS管Q3的栅极还通过第二电阻R2与所述第三PMOS管Q3的漏极连接；所述第三PMOS管Q3的漏极与所述第四NMOS管Q4的漏极连接；所述第三PMOS管Q3的漏极还通过第二电容C2与所述第二共源放大电路的输出端连接；所述第三PMOS管Q2的栅极为所述第二共源放大电路的输入端；所述第四NMOS管Q4的源极接地，所述第四NMOS管Q4的栅极通过第二电阻R2与所述第四NMOS管Q4的漏极连接；所述第四NMOS管Q4的栅极还通过第一电感L1与所述第三PMOS管Q3的栅极连接；所述第四NMOS管Q4的栅极还通过所述第七电容C7与所述接收机的输入端连接。在一些可能的实施方式中，所述混频电路包括：第五NMOS管Q5、第六NMOS管Q6、第七NMOS管Q7和第八NMOS管Q8；所述中频放大电路包括：第一中频放大器IF-AMP1、第二中频放大器IF-AMP2、第三可变电阻R3、第三可变电容C3、第四可变电阻R4、第四可变电容C4、第五可变电阻R5、第五可变电容C5、第六可变电阻R6和第六可变电容C6；其中，所述第五NMOS管Q5的栅极与第一本振信号Lo1的输出端连接；所述第五NMOS管Q5的漏极与第一共源放大电路的输出端连接；所述第五NMOS管Q5的源极与所述第一中频放大器IF-AMP1的正输入端连接；所述第五NMOS管Q5的漏极，还分别与第六NMOS管Q6的漏极连接、第七NMOS管Q7的漏极连接和第八NMOS管Q8的漏极连接；其中，所述第六NMOS管Q6的栅极与第二本振信号Lo2的输出端连接；所述第六NMOS管Q6的源极与所述第一中频放大器IF-AMP1的负输入端连接；其中，所述第七NMOS管Q7的栅极与第三本振信号Lo3的输出端连接；所述第七NMOS管Q7的源极与所述第二中频放大器IF-AMP2的正输入端连接；其中，所述第八NMOS管Q8的栅极与第二本振信号Lo2的输出端连接；所述第八NMOS管Q8的源极与所述第二中频放大器IF-AMP2的负输入端连接；其中，所述第三可变电阻R3与第三可变电容C3并联；所述第一中频放大器IF-AMP1的正输入端，通过所述第三可变电容C3与所述第一中频放大器IF-AMP1的负输出端连接；其中，所述第四可变电阻R4与第四可变电容C4并联；所述第一中频放大器IF-AMP1的负输入端，通过所述第四可变电容C4与所述第一中频放大器IF-AMP1的正输出端连接；其中，所述第五可变电阻R5与第五可变电容C5并联；所述第二中频放大器IF-AMP2的正输入端，通过所述第五可变电容C5与所述第二中频放大器IF-AMP2的负输出端连接；其中，所述第六可变电阻R6与第六可变电容C6并联；所述第二中频放大器IF-AMP2的负输入端，通过所述第四可变电容C6与所述第二中频放大器IF本文档来自技高网...

【技术保护点】
1.一种接收机，其特征在于，所述接收机包括：主信号通路和辅助信号通路、合路电路和中频放大电路；/n主信号通路包括栅极串联电感L1、第一共源放大电路和混频电路，所述主信号通路的输入端通过所述栅极串联电感与所述第一共源放大电路的输入端连接，所述第一共源放大电路的输出端与所述混频电路的输入端连接，所述混频电路的输出端与所述合路电路的第一输入端连接，所述合路电路的输出端与所述中频放大电路的输入端连接，其中，所述栅极串联电感L1为片上电感；/n辅助信号通路包括第二共源放大电路和混频移相电路；所述辅信号通路的输入端与所述第二共源放大电路的输入端连接，所述第二共源放大电路的输出端与所述混频移相电路的输入端连接，所述混频移相电路的输出端与所述合路电路的第二输入端连接。/n

【技术特征摘要】
1.一种接收机，其特征在于，所述接收机包括：主信号通路和辅助信号通路、合路电路和中频放大电路；
主信号通路包括栅极串联电感L1、第一共源放大电路和混频电路，所述主信号通路的输入端通过所述栅极串联电感与所述第一共源放大电路的输入端连接，所述第一共源放大电路的输出端与所述混频电路的输入端连接，所述混频电路的输出端与所述合路电路的第一输入端连接，所述合路电路的输出端与所述中频放大电路的输入端连接，其中，所述栅极串联电感L1为片上电感；
辅助信号通路包括第二共源放大电路和混频移相电路；所述辅信号通路的输入端与所述第二共源放大电路的输入端连接，所述第二共源放大电路的输出端与所述混频移相电路的输入端连接，所述混频移相电路的输出端与所述合路电路的第二输入端连接。


2.根据权利要求1所述的接收机，其特征在于，
所述第一共源放大电路包括：
第一PMOS管Q1、第二NMOS管Q2，第一电阻R1和第一电容C1；
其中，所述第一PMOS管Q1的源极与供电端连接，所述第一PMOS管Q1的栅极与所述第二NMOS管Q2的栅极连接，所述第一PMOS管Q1的栅极还通过第一电阻R1与所述第一PMOS管Q1的漏极连接；所述第一PMOS管Q1的漏极与所述第二NMOS管Q2的漏极连接；所述第一PMOS管Q1的漏极还通过第一电容C1与所述第一共源放大电路的输出端连接；所述第一PMOS管Q1的栅极为所述第一共源放大电路的输入端；
所述第二NMOS管Q2的源极接地，所述第二NMOS管Q2的栅极通过第一电阻R1与所述第二NMOS管Q2的漏极连接。


3.根据权利要求1或2所述的接收机，其特征在于，所述接收机还包括第七电容C7；
其中，所述第二共源放大电路包括：
第三PMOS管Q3、第四NMOS管Q4，第二电阻R2和第二电容C2；
其中，所述第三PMOS管Q3的源极与供电端连接，所述第三PMOS管Q3的栅极与所述第四NMOS管Q4的栅极连接，所述第三PMOS管Q3的栅极还通过第二电阻R2与所述第三PMOS管Q3的漏极连接；所述第三PMOS管Q3的漏极与所述第四NMOS管Q4的漏极连接；所述第三PMOS管Q3的漏极还通过第二电容C2与所述第二共源放大电路的输出端连接；所述第三PMOS管Q2的栅极为所述第二共源放大电路的输入端；
所述第四NMOS管Q4的源极接地，所述第四NMOS管Q4的栅极通过第二电阻R2与所述第四NMOS管Q4的漏极连接；
所述第四NMOS管Q4的栅极还通过第一电感L1与所述第三PMOS管Q3的栅极连接；
所述第四NMOS管Q4的栅极还通过所述第七电容C7与所述接收机的输入端连接。


4.根据权利要求1至3任意一项所述的接收机，其特征在于，所述混频电路包括：第五NMOS管Q5、第六NMOS管Q6、第七NMOS管Q7和第八NMOS管Q8；
所述中频放大电路包括：第一中频放大器IF-AMP1、第二中频放大器IF-AMP2、第三可变电阻R3、第三可变电容C3、第四可变电阻R4、第四可变电容C4、第五可变电阻R5、第五可变电容C5、第六可变电阻R6和第六可变电容C6；
其中，所述第五NMOS管Q5的栅极与第一本振信号Lo1的输出端连接；
所述第五NMOS管Q5的漏极与第一共源放大电路的输出端连接；所述第五NMOS管Q5的源极与所述第一中频放大器IF-AMP1的正输入端连接；所述第五NMOS管Q5的漏极，还分别与第六NMOS管Q6的漏极连接、第七NMOS管Q7的漏极连接和第八NMOS管Q8的漏极连接；
其中，所述第六NMOS管Q6的栅极与第二本振信号Lo2的输出端连接；
所述第六NMOS管Q6的源极与所述第一中频放大器IF-AMP1的负输入端连接；
其中，所述第七NMOS管Q7的栅极与第三本振信号Lo3的输出端连接；
所述第七NMOS管Q7的源极与所述第二中频放大器IF-AMP2的正输入端连接；
其中，所述第八NMOS管Q8的栅极与第二本振信号Lo2的输出端连接；
所述第八NMOS管Q8的源极与所述第二中频放大器IF-AMP2的负输入端连接；
其中，所述第三可变电阻R3与第三可变电容C3并联；
所述第一中频放大器IF-AMP1的正输入端，通过所述第三可变电容C3与所述第一中频放大器IF-AMP1的负输出端连接；
其中，所述第四可变电阻R4与第四可变电容C4并联；
所述第一中频放大器IF-AMP1的负输入端，通过所述第四可变电容C4与所述第一中频放大器IF-AMP1的正输出端连接；
其中，所述第五可变电阻R5与第五可变电容C5并联；
所述第二中频放大器IF-AMP2的正输入端，通过所述第五可变电容C5与所述第二中频放大器IF-AMP2的负输出端连接；
其中，所述第六可变电阻R6与第六可变电容C6并联；
所述第二中频放大器IF-AMP2的负输入端，通过所述第四可变电容C6与所述第二中频放大器IF-AMP2的正输出端连接。


5.根据权利要求4所述的接收机，其特征在于，所述混频移相电路包括：
第九NMOS管Q9、第十NMOS管Q10、第十一NMOS管Q11和第十二NMOS管Q12；
其中，所述第九NMOS管Q9的栅极与所述第一本振信号Lo1的输出端连接；
所述第九NMOS管Q9的漏极与第二共源放大电路的输出端连接；所述第九NMOS管Q9的源极与所述第一中频放大器IF-AMP1的正输入端连接；所述第九NMOS管Q9的漏极，还分别与第十NMOS管Q10的漏极、第十一NMOS管Q11的漏极和第十二NMOS管Q12的漏极连接；
其中，所述第十NMOS管Q10的栅极与所述第二本振信号Lo2的输出端连接；
所述第十NMOS管Q10的源极与所述第一中频放大器IF-AMP1的负输入端连接；
其中，所述第十一NMOS管Q11的栅极与第三本振信号Lo3的输出端连接；
所述第十一NMOS管Q11的源极与所述第二中频放大器IF-AMP2的正输入端连接；
其中，所述第十二NMOS管Q12的栅极与第四本振信号Lo4的输出端连接；
所述第十二NMOS管Q12的源极与所述第二中频放大器IF-AMP2的负输入端连接。


6.一种低噪声放大器，其特征在于，所述低噪声放大器包括：互补共源输入级、级间匹配耦合网络和共栅输出级，其中，所述互补共源输入级和所述共栅输出级通过所述级间匹配耦合网络耦合，其中，所述互补共源输入级、级间匹配耦合网络和共栅输出级均使用全集成的片上元件。


7.根据权利要求6所述的放大器，其特征在于，
所述互补共源输入级包括：
第一电阻RF1、第二电阻RF2、第三PMOS管Q3、第四PMOS管Q4、第五NMOS管Q5和第六NMOS管Q6；
其中，所述级间匹配耦合网络包括：第二电容C2、第三电容C3、第四电容C4、第五电容C5和第二电感L2；
其中，所述共栅输出级包括：第一电感L1、第一电容C1、所述第一NMOS管Q1和所述第二NMOS管Q2；
其中，所述第五NMOS管Q5的栅极与所述互补共源输入级的正输入端连接，所述第五NMOS管Q5的漏极通过第一电阻RF1与所述互补共源输入级的正输入端连接，所述第五NMOS管Q5的源极接地，所述第五NMOS管Q5的漏极还与第三PMOS管Q3的漏极连接；
其中，所述第六NMOS管Q6的栅极与所述互补共源输入级的负输入端连接，所述第六NMOS管Q6的漏极通过第二电阻RF2与所述互补共源输入级的负输入端连接，所述第六NMOS管Q6的源极接地，所述第六NMOS管Q6的漏极还与第四PMOS管Q4的漏极连接；
其中，所述第三PMOS管Q3的栅极与所述互补共源输入级的正输入端连接，所述第三PMOS管Q3的源极与所述所述第四PMOS管Q4的源极连接；
其中，所述第四PMOS管Q4的栅极与所述互补共源输入级的负输入端连接；
其中，所述第二电感L2的中心抽头与所述第三PMOS管Q3的源极和所述第四PMOS管Q4的源极连接，所述第二电感L2的中心抽头还通过第五电容C5接地；
所述第二电感L2与所述第二电容C2并联；
其中，所述第一NMOS管Q1的源极，通过所述第二电容C2与所述第二NMOS管Q2的源极连接；其中，所述第一NMOS管Q1的源极，还通过所述第三电容C3与所述第三PMOS管Q3的漏极连接；所述第二NMOS管Q2的源极，还通过所述第四电容C4与所述第四PMOS管Q4的漏极连接；
所述第一NMOS管Q1的漏极通过第一电容C1与所述第二NMOS管Q2的漏极连接；
所述第一电容C1与所述第一电感L1并联；
所述第一电感L1的中心抽头与供电端连接；
所述第一NMOS管Q1的栅极和所述第二NMOS管Q2的栅极与所述供电端连接；
所述第一NMOS管Q1的漏极为共栅输出级的正输出端；
所述第二NMOS管Q2的漏极为共栅输出级的负输出端。


8.根据权利要求6所述的放大器，其特征在于，
所述互补共源输入级包括：第一电阻RF1、第三PMOS管Q3、第五NMOS管Q5；
所述级间匹配耦合网络包括：第二电容C2、第三电容C3、第五电容C5和第二电感L2；
其中，所述共栅输出级包括：第一电感L1、第一电容C1和所述第一NMOS管Q1；
其中，所述第五NMOS管Q5的栅极与所述互补共源输入级的输入端连接，所述第五NMOS管Q5的漏极通过第一电阻RF1与所述互补共源输入级的输入端连接，所述第五NMOS管Q5的源极接地，所述第五NMOS管Q5的漏极还与第三PMOS管Q3的漏极连接；
其中，所述第三PMOS管Q3的栅极与所述互补共源输入级的输入端连接，所述第三PMOS管Q3的源极，通过第二电感L2与所述第一NMOS管Q1的源极连接；所述第三PMOS管Q3的源极，还通过第五电容C5接地；
其中，所述第一NMOS管Q1的源极，通过所述第二电容C2接地；所述第一NMOS管Q1的源极，还通过所述第三电容C3与所述第三PMOS管Q3的漏极连接；
所述第一NMOS管Q1的漏极通过第一电容C1与所述共栅...

【专利技术属性】
技术研发人员：杨开拓，文振财，成千福，张军平，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44