高速接收器制造技术

本发明专利技术涉及一种高速接收器。本文中揭示用于高速通信的系统及方法。在一个方面中，所述系统包含一组限幅器，所述组限幅器经配置以产生限幅器输出信号，所述限幅器输出信号以数字方式指示由所述组限幅器接收的输入信号的电平。所述系统包含耦合到所述组限幅器的推测性分接头，其中所述推测性分接头经配置以基于前一限幅器输出信号的所选择位而选择所述限幅器输出信号的位。所述系统包含耦合到所述推测性分接头的解码器，其中所述解码器经配置以将呈第一数字表示的所述限幅器输出信号的所述所选择位解码成第二数字表示。所述系统包含耦合到所述解码器的反馈产生器，其中所述反馈产生器经配置以根据所述限幅器输出信号的所述经解码位而产生反馈信号。

【技术实现步骤摘要】
高速接收器
本专利技术一般来说涉及用于通信的系统及方法。更明确地说，本专利技术涉及用于基于经脉冲振幅调制的信号而改进接收器的通信速度的系统及方法
技术介绍
通信技术的普及使得多个装置能够彼此通信。举例来说，两个计算装置交换内容数据(例如，文本、图像、视频等)。在一种方法中，以经编码格式交换内容数据以改进带宽。举例来说，发射器根据脉冲振幅调制(PAM)协议对内容数据进行编码且发射经编码数据。PAM协议根据脉冲的振幅而表示数据值。举例来说，脉冲的100mV振幅指示逻辑值‘0’，脉冲的200mV振幅指示逻辑值‘1’，脉冲的300mV振幅指示逻辑值‘2’，且脉冲的400mV振幅指示逻辑值‘3’。因此，单个脉冲可传达多个信息位，借此改进通信带宽。通过PAM协议进行的通信给接收器设计带来了困难。举例来说，接收器从所接收的数据检测脉冲的振幅，且解码所接收数据以获得内容数据。感测高速数据(例如，超过50Gbps)的振幅及根据所感测振幅而解码数据涉及复杂且具挑战性的过程。举例来说，接收器所接收的信号会因符号间干扰(ISI)而经受失真。具体来说，信号的符号中的能量会分散遍布到邻近符号。在某一实施方案中，接收器包含用以补偿此失真的电路。然而，用以补偿由ISI所致的失真的电路会使接收器性能(例如，速度)降级且消耗额外硬件资源。
技术实现思路
本专利技术的一方面涉及一种设备，所述设备包括：第一组限幅器，其包括用以接收第一输入信号的输入端口，所述第一组限幅器经配置以产生包括所述第一组限幅器的输出的第一限幅器输出信号，所述第一限幅器输出信号以数字方式指示所述第一输入信号的电平；第一推测性分接头，其包括耦合到所述第一组限幅器的输出端口的输入端口，所述第一推测性分接头经配置以基于第二限幅器输出信号而选择所述第一组限幅器的一子组的输出；第一解码器，其包括耦合到所述第一推测性分接头的输出端口的输入端口，所述第一解码器经配置以将呈第一数字表示的所述第一组限幅器的所述子组的所述所选择输出解码成第二数字表示；及第一反馈产生器，其包括：输入端口，其耦合到所述第一解码器的输出端口，及输出端口，其耦合到所述第一组限幅器的所述输入端口，所述第一反馈产生器经配置以根据所述第一组限幅器的所述子组的所述经解码输出而产生第一反馈信号且在其输出端口处输出所述第一反馈信号。在本专利技术的另一方面中，一种设备包括：锁存器；单端/差分转换器，其耦合到所述锁存器，所述单端/差分转换器经配置以将来自所述锁存器的单端信号转换成差分信号；及交叉点控制器，其耦合在所述锁存器与所述单端/差分转换器之间，所述交叉点控制器经配置以使所述差分信号中的第一信号的上拉或下拉中的一者延迟，而不使所述第一信号的所述上拉或所述下拉中的另一者延迟。在本专利技术的又一方面中，一种设备包括：一组限幅器，其经配置以产生限幅器输出信号，所述限幅器输出信号以数字方式指示由所述组限幅器接收的输入信号的电平；推测性分接头，其耦合到所述组限幅器，所述推测性分接头经配置以基于前一限幅器输出信号的所选择位而选择所述限幅器输出信号的位，所述推测性分接头包含多路复用器以根据所述前一限幅器输出信号的所述所选择位中的冗余数目个位而选择所述所选择位中的一位；及解码器，其耦合到所述推测性分接头，所述解码器经配置以将呈第一数字表示的所述限幅器输出信号的所述所选择位解码成第二数字表示。附图说明通过连同附图一起参考详细说明，本专利技术的各种目标、方面、特征及优点将变得更明了且更好理解，其中在通篇中，相似参考字符识别对应元件。在图式中，相似参考编号通常指示相同、功能上类似及/或结构上类似的元件。图1是描绘实例性通信环境的图式；图2是描绘实例性接收器装置的图式；图3是描绘实例性PAM4信号的图式；图4是描绘一组限幅器的图式；图5是描绘实例性限幅器的图式；图6是描绘比较器的实例性第一级电路的图式；图7是描绘实例性感测电路的图式；图8是描绘实例性再生电路的图式；图9A是描绘比较器的实例性操作的时序图；图9B是描绘SR锁存器的实例性操作的时序图；图9C是不具有时钟回扫补偿的眼图；图9D是具有时钟回扫补偿的眼图；图10是描绘具有时钟回扫补偿的感测输入信号的实例性过程的流程图；图11是描绘包含解码器的实例性推测性分接头的图式；图12是描绘实例性推测性分接头的图式；图13是描绘实例性多路复用器的图式；图14是描绘接收器的实例性操作的流程图；图15是描绘实例性反馈分接头的图式；图16是描绘图15的反馈分接头的实例性操作的时序图；图17是描绘具有交叉点控制器的实例性反馈分接头的图式；图18是描绘图17的反馈分接头的实例性操作的时序图；图19是描绘将单端信号转换成差分信号的实例的流程图；图20A是描绘包含与一或多个装置或站通信的一或多个网络装置的网络环境的实施例的框图；且图20B及20C是描绘结合本文中所描述的方法及系统有用的计算装置的实施例的框图。在附图及以下说明中陈述方法及系统的各种实施例的细节。具体实施方式出于阅读以下对各种实施例的说明的目的，对说明书的章节的以下说明及其相应内容可为有帮助的：-章节A描述高速接收器的实施例；且-章节B描述可用于实践本文中所描述的实施例的网络环境及计算环境。A.高速接收器本文中揭示用于高速通信的系统(或设备)、方法及非暂时性计算机可读媒体的各种方面。在一个方面中，一种系统包含一组限幅器，所述组限幅器经配置以产生限幅器输出信号，所述限幅器输出信号以数字方式指示由所述组限幅器接收的输入信号的电平。在一些实施例中，所述系统包含耦合到所述组限幅器的推测性分接头，其中所述推测性分接头经配置以基于前一限幅器输出信号的所选择位而选择所述限幅器输出信号的位。在一些实施例中，所述系统包含耦合到所述推测性分接头的解码器，其中所述解码器经配置以将呈第一数字表示的所述限幅器输出信号的所述所选择位解码成第二数字表示。在一些实施例中，所述系统包含耦合到所述解码器的反馈产生器，其中所述反馈产生器经配置以根据所述限幅器输出信号的所述经解码位而产生反馈信号。在一个方面中，所述反馈信号修改所述输入信号的后一符号以减少由ISI所致的失真。有利地，在一些实施例中，通过基于前一限幅器输出信号的所选择位而选择限幅器输出信号的位来改进系统的操作速度。在一个方面中，限幅器输出信号的前一限幅器输出信号比所述限幅器输出信号靠前一或多个符号。在一些实施例中，前一限幅器输出信号的所选择位是从耦合到所述组限幅器的推测性分接头或从耦合到另一组限幅器的另一推测性分接头接收。在一些实施例中，所述组限幅器根据时钟信号而操作，在此处，另一组限幅器根据经90度相移时钟信号或经180度相移时钟信号而操作。通过基于前一限幅器输出信号而非所述组限幅器的经解码输出而选择限幅器输出信号的位，所述组限幅器的关键路径延迟在一些实施例中得以本文档来自技高网...

【技术保护点】
1.一种设备，其包括：/n第一组限幅器，其包括用以接收第一输入信号的输入端口，所述第一组限幅器经配置以产生包括所述第一组限幅器的输出的第一限幅器输出信号，所述第一限幅器输出信号以数字方式指示所述第一输入信号的电平；/n第一推测性分接头，其包括耦合到所述第一组限幅器的输出端口的输入端口，所述第一推测性分接头经配置以基于第二限幅器输出信号而选择所述第一组限幅器的一子组的输出；/n第一解码器，其包括耦合到所述第一推测性分接头的输出端口的输入端口，所述第一解码器经配置以将呈第一数字表示的所述第一组限幅器的所述子组的所述所选择输出解码成第二数字表示；及/n第一反馈产生器，其包括：/n输入端口，其耦合到所述第一解码器的输出端口，及/n输出端口，其耦合到所述第一组限幅器的所述输入端口，所述第一反馈产生器经配置以根据所述第一组限幅器的所述子组的所述经解码输出而产生第一反馈信号且在其输出端口处输出所述第一反馈信号。/n

【技术特征摘要】
20181228 US 16/236,1451.一种设备，其包括：
第一组限幅器，其包括用以接收第一输入信号的输入端口，所述第一组限幅器经配置以产生包括所述第一组限幅器的输出的第一限幅器输出信号，所述第一限幅器输出信号以数字方式指示所述第一输入信号的电平；
第一推测性分接头，其包括耦合到所述第一组限幅器的输出端口的输入端口，所述第一推测性分接头经配置以基于第二限幅器输出信号而选择所述第一组限幅器的一子组的输出；
第一解码器，其包括耦合到所述第一推测性分接头的输出端口的输入端口，所述第一解码器经配置以将呈第一数字表示的所述第一组限幅器的所述子组的所述所选择输出解码成第二数字表示；及
第一反馈产生器，其包括：
输入端口，其耦合到所述第一解码器的输出端口，及
输出端口，其耦合到所述第一组限幅器的所述输入端口，所述第一反馈产生器经配置以根据所述第一组限幅器的所述子组的所述经解码输出而产生第一反馈信号且在其输出端口处输出所述第一反馈信号。


2.根据权利要求1所述的设备，其中所述第一推测性分接头包括：
第一组多路复用器，其包括耦合到所述第一组限幅器的输出端口的输入端口，及
第一组锁存器，其包括耦合到所述第一组多路复用器的输出端口的输入端口。


3.根据权利要求2所述的设备，其中所述第一推测性分接头在所述第一组多路复用器与所述第一组锁存器之间不包含解码器。


4.根据权利要求2所述的设备，其进一步包括：
第二组限幅器，其包括用以接收第二输入信号的输入端口，所述第二组限幅器经配置以产生包括所述第二组限幅器的输出的所述第二限幅器输出信号，所述第二限幅器输出信号以数字方式指示所述第二输入信号的电平；
第二推测性分接头，其包括耦合到所述第二组限幅器的输出端口的输入端口，所述第二推测性分接头经配置以基于所述第一限幅器输出信号而选择所述第二组限幅器的一子组的输出；
第二解码器，其包括耦合到所述第二推测性分接头的输出端口的输入端口，所述第二解码器经配置以将呈所述第一数字表示的所述第二组限幅器的所述子组的所述所选择输出解码成所述第二数字表示；及
第二反馈产生器，其包括：
输入端口，其耦合到所述第二解码器的输出端口，及
输出端口，其耦合到所述第二组限幅器的所述输入端口，所述第二反馈产生器经配置以根据所述第二组限幅器的所述子组的所述经解码输出而产生第二反馈信号且在其输出端口处输出所述第二反馈信号。


5.根据权利要求4所述的设备，
其中所述第一推测性分接头经配置以根据所述第二组限幅器的所述子组的所述所选择输出而选择所述第一组限幅器的所述子组的所述输出，且
其中所述第二推测性分接头经配置以根据所述第一组限幅器的所述子组的所述所选择输出而选择所述第二组限幅器的所述子组的所述输出。


6.根据权利要求4所述的设备，其中所述第二推测性分接头包括：
第二组多路复用器，其包括耦合到所述第二组限幅器的输出端口的输入端口，及
第二组锁存器，其包括耦合到所述第二组多路复用器的输出端口的输入端口。


7.根据权利要求6所述的设备，
其中所述第一组多路复用器的所述输出端口直接耦合到所述第一组锁存器的所述输入端口，且
其中所述第二组多路复用器的所述输出端口直接耦合到所述第二组锁存器的所述输入端口。


8.根据权利要求7所述的设备，
其中所述第一组锁存器的输出端口直接耦合到所述第二组多路复用器的控制端口，且
其中所述第二组锁存器的输出端口直接耦合到所述第一组多路复用器的控制端口。


9.根据权利要求6所述的设备，
其中所述第一组多路复用器中的每一多路复用器是根据所述第二组锁存器的输出而控制，且
其中所述第二组多路复用器中的每一多路复用器是根据所述第一组锁存器的输出而控制。


10.根据权利要求6所述的设备，
其...

【专利技术属性】
技术研发人员：阿尔文德·耶尔，库马尔·塔萨里，博·张，张恒，郑载宪，乌拉斯·辛格，纳米克·柯贾曼，
申请(专利权)人：安华高科技股份有限公司，
类型：发明
国别省市：新加坡;SG