一种新型非接触式高速解调电路制造技术

本发明专利技术提供了一种新型非接触式高速解调电路，所述高速解调电路包括电磁感应耦合电路、全波整流电路和解调电路，其中，电磁感应耦合电路包括第一电感器、第二电感器和第一电容器，第一电感器的两端连接高频交流信号，第二电感器的一端连接第二电容器的一端，第二电感器的另一端与第二电容器的另一端相连接，第一电感器与第二电感器通过互感系数间接连接。本发明专利技术中的解调电路引入了第八NMOS晶体管、第五电容器和第一电压缓冲器，通过调节第八NMOS晶体管中的电流大小，有效地控制检波电路的功耗；第五电容器隔断直流电压，将有效的交流信号输入到第一电压缓冲器的负端，降低对第一电压缓冲器输入端器件耐压的要求，提高解调电路的稳定性。

A new non-contact high speed demodulation circuit

【技术实现步骤摘要】
一种新型非接触式高速解调电路
本专利技术涉及集成电路的射频识别
，涉及13.56MHz非接触应答器中电路，特别涉及一种新型非接触式高速解调电路。
技术介绍
射频识别技术是一种非接触式的自动识别技术，它是通过无线电讯号自动识别目标对象并获取相关数据。近年来数以亿计的非接触式应答器应用于售票系统、支付系统和物流系统，这些都得力于非接触式应答器的携带便携性、数据安全性和制造成本低。非接触式应答器要与读写器进行数据传输，应答器就离不开解调电路，解调电路的性能和设计成本就直接关系到应答器的通信性能和制造成本。因此，高稳定性、低成本的解调电路设计和研究具有非常重要的意义。参看图1，为现有的非接触式应答器解调电路结构图。该非接触式应答器解调电路的工作原理如下：应答器感应线圈L2捕获读写器天线L1上发射的电磁波，当读写器发送信号时，电磁波里就会叠加有效信号，电磁波通过检波电路：二极管连接形式的第五NMOS晶体管NM5、第六NMOS晶体管NM6、第一电阻器R1和第三电容器C3和第四电容器C4，就可以分离出读写器发送的有效信号，这就是包络检波的过程，包络检波出的信号再通过第三电容器C3和第四电容器C4分压后输入到迟滞比较器COMP的正端，通过第二电阻器R2给迟滞比较器COMP的正端提供直流偏值参考电压VREF，迟滞比较器COMP的负端接直流偏值参考电压VREF，检波出的信号经过迟滞比较器COMP与直流偏值参考电压VREF比较后输出数字信号VOUT，数字信号VOUT再经过应答器数字解调电路的正确解读后，应答器再给读写器相应的回答，此过程就是应答器和读写器的一次通信过程，它们会反复进行上述过程，直到读写器不再发送信号。但上述非接触应答器解调电路还存在一些不足：1）为了防止应答器在接收信号时出现下电风险，第一电阻器R1取值往往比较大，这样就会增大解调电路的面积，增加设计成本。2）参考电压VREF往往是由带隙基准电压源提供，其驱动能力往往很弱，所以就必须增大第二电阻器R2的设计值，这就会增大解调电路的面积，增加设计成本。3）迟滞比较器COMP正端输入信号是由应答器感应线圈L2检波后分压而来，信号的电压幅度往往很高，导致迟滞比较器COMP必须用高压器件来设计，迟滞比较器COMP的电源电压往往由整流输出电压VCC_RF提供，但VCC_RF往往不稳定，这就增加迟滞比较器COMP工作的不稳定行。
技术实现思路
针对上述现有技术中存在的不足，本专利技术的目的是提供一种新型非接触式高速解调电路，包括电磁感应耦合电路、全波整流电路和解调电路，能够有效地提高解调电路的稳定性，降低电路设计面积，并减小了解调工作功耗。为了达到上述技术目的，本专利技术所采用的技术方案是：一种新型非接触式高速解调电路，所述高速解调电路包括电磁感应耦合电路、全波整流电路和解调电路，其中，电磁感应耦合电路包括第一电感器、第二电感器和第一电容器，第一电感器的两端连接高频交流信号，第二电感器的一端连接第二电容器的一端，第二电感器的另一端与第二电容器的另一端相连接，第一电感器与第二电感器通过互感系数间接连接；全波整流电路包括第第二电容器、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第一低压差线性稳压器，第一NMOS晶体管的源端、第二NMOS晶体管的源端以及第二电容器的一端相连接并接地端VSS，第一NMOS晶体管的栅端、第二NMOS晶体管的漏端、第三NMOS晶体管的栅端、第三NMOS晶体管的漏端以及第二电感器的一端相连接，第一NMOS晶体管的漏端、第二NMOS晶体管的栅端、第四NMOS晶体管的栅端、第四NMOS晶体管的漏端以及第二电感器的另一端相连接，第三NMOS晶体管的源端、第四NMOS晶体管的源端、第一电容器的另一端与整流输出电压相连接，整流输出电压接第一低压差线性稳压器的电源端，第一低压差线性稳压器的另一端接地端VSS，第一低压差线性稳压器的输出电压端VDD；解调电路包括第三电容器、第四电容器、第五电容器、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第一电压缓冲器和第一迟滞比较器，第五NMOS晶体管的栅端、第五NMOS晶体管的漏端与第二电感器的一端相连接，第六NMOS晶体管的栅端、第六NMOS晶体管的漏端与第二电感器的另一端相连接，第五NMOS晶体管的源端、第六NMOS晶体管的源端、第八NMOS晶体管的漏端与第三电容器的一端相连接，第三电容器的另一端、第四电容器的一端与第五电容器的一端相连接，第八NMOS晶体管的源端、第四电容器的另一端相连接、第七NMOS晶体管的源端与地端VSS相连接，第七NMOS晶体管的栅端、第七NMOS晶体管的漏端、第八NMOS晶体管的栅端与参考电流IREF相连接，第五电容器的另一端、第一电压缓冲器的负端、第一电压缓冲器的输出端与第一迟滞比较器的负端相连接，第一电压缓冲器的正端与直流偏值参考电压相连接，第一迟滞比较器的正端与直流偏值参考电压相连接，第一电压缓冲器的电源、第一迟滞比较器的电源与整流电路里的第一低压差线性稳压器的输出电压端VDD相连接，第一电压缓冲器的地端、第一迟滞比较器的地端与地端VSS相连接；二极管连接形式的第五NMOS晶体管和第六NMOS晶体管、第八NMOS晶体管、第三电容器和第四电容器组成检波电路；所述高速解调电路工作时，应答器感应线圈捕获读写器天线上发射的电磁波，读写器发送信号，电磁波叠加有效信号，电磁波通过检波电路，得到读写器发送的有效检波信号，该检波信号经过检波第三电容器和第四电容器分压后输入到第五电容器，第五电容器隔直流通交流，留下交流信号，该交流信号再由解调电路中的第一电压缓冲器为其提供直流偏值参考电压，第一电压缓冲器输出阻抗，直流偏值参考电压的信号经过第一迟滞比较器与直流偏值参考电压的比较输出数字信号，数字信号经过数字解调电路正确解读后，应答器给出相应回答。本专利技术由于采用了上述电磁感应耦合电路、全波整流电路和解调电路的结构，与现有的技术方案相比，具有以下优势：1）本专利技术中的解调电路，引入了第八NMOS晶体管代替传统结构中的检波电阻器，通过调整第八NMOS晶体管中的电流起到检波电阻器的作用，通过第七NMOS晶体管与第八NMOS晶体管宽长比值，调节第八NMOS晶体管中的电流大小，并能够有效地降低传统检波电阻器的面积，并能很好地控制检波电路的功耗。2）本专利技术中的解调电路引入了第五电容器，能够有效隔断直流电压，将有效的交流信号输入到第一电压缓冲器的负端，降低了对第一电压缓冲器输入端器件耐压的要求，使用低压电源域VDD中的器件设计第一电压缓冲器和第一迟滞比较器，既能提高解调电路的稳定性，又能降低电路设计面积。3）本专利技术中的解调电路引入了第一电压缓冲器，第一电压缓冲器为检波输出信号提供直流偏值，不再使用传统的电阻器，为了不使输出信号衰减和失真，第一电压缓冲器的低功耗设计，有效地减小了解调工作功耗和电路设计面积。4）本专利技术的整流电路结构简单，易于集成，输出信号稳定。下面结本文档来自技高网...

【技术保护点】
1.一种新型非接触式高速解调电路，其特征在于，所述高速解调电路包括电磁感应耦合电路、全波整流电路和解调电路，其中，电磁感应耦合电路包括第一电感器、第二电感器和第一电容器，第一电感器的两端连接高频交流信号，第二电感器的一端连接第二电容器的一端，第二电感器的另一端与第二电容器的另一端相连接，第一电感器与第二电感器通过互感系数间接连接；/n全波整流电路包括第第二电容器、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第一低压差线性稳压器，第一NMOS晶体管的源端、第二NMOS晶体管的源端以及第二电容器的一端相连接并接地端VSS，第一NMOS晶体管的栅端、第二NMOS晶体管的漏端、第三NMOS晶体管的栅端、第三NMOS晶体管的漏端以及第二电感器的一端相连接，第一NMOS晶体管的漏端、第二NMOS晶体管的栅端、第四NMOS晶体管的栅端、第四NMOS晶体管的漏端以及第二电感器的另一端相连接，第三NMOS晶体管的源端、第四NMOS晶体管的源端、第一电容器的另一端与整流输出电压相连接，整流输出电压接第一低压差线性稳压器的电源端，第一低压差线性稳压器的另一端接地端VSS，第一低压差线性稳压器的输出电压端VDD；/n解调电路包括第三电容器、第四电容器、第五电容器、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第一电压缓冲器和第一迟滞比较器，第五NMOS晶体管的栅端、第五NMOS晶体管的漏端与第二电感器的一端相连接，第六NMOS晶体管的栅端、第六NMOS晶体管的漏端与第二电感器的另一端相连接，第五NMOS晶体管的源端、第六NMOS晶体管的源端、第八NMOS晶体管的漏端与第三电容器的一端相连接，第三电容器的另一端、第四电容器的一端与第五电容器的一端相连接，第八NMOS晶体管的源端、第四电容器的另一端相连接、第七NMOS晶体管的源端与地端VSS相连接，第七NMOS晶体管的栅端、第七NMOS晶体管的漏端、第八NMOS晶体管的栅端与参考电流IREF相连接，第五电容器的另一端、第一电压缓冲器的负端、第一电压缓冲器的输出端与第一迟滞比较器的负端相连接，第一电压缓冲器的正端与直流偏值参考电压相连接，第一迟滞比较器的正端与直流偏值参考电压相连接，第一电压缓冲器的电源、第一迟滞比较器的电源与整流电路里的第一低压差线性稳压器的输出电压端VDD相连接，第一电压缓冲器的地端、第一迟滞比较器的地端与地端VSS相连接；二极管连接形式的第五NMOS晶体管和第六NMOS晶体管、第八NMOS晶体管、第三电容器和第四电容器组成检波电路；/n所述高速解调电路工作时，应答器感应线圈捕获读写器天线上发射的电磁波，读写器发送信号，电磁波叠加有效信号，电磁波通过检波电路，得到读写器发送的有效检波信号，该检波信号经过检波第三电容器和第四电容器分压后输入到第五电容器，第五电容器隔直流通交流，留下交流信号，该交流信号再由解调电路中的第一电压缓冲器为其提供直流偏值参考电压，第一电压缓冲器输出阻抗，直流偏值参考电压的信号经过第一迟滞比较器与直流偏值参考电压的比较输出数字信号，数字信号经过数字解调电路正确解读后，应答器给出相应回答。/n...

【技术特征摘要】
1.一种新型非接触式高速解调电路，其特征在于，所述高速解调电路包括电磁感应耦合电路、全波整流电路和解调电路，其中，电磁感应耦合电路包括第一电感器、第二电感器和第一电容器，第一电感器的两端连接高频交流信号，第二电感器的一端连接第二电容器的一端，第二电感器的另一端与第二电容器的另一端相连接，第一电感器与第二电感器通过互感系数间接连接；
全波整流电路包括第第二电容器、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第一低压差线性稳压器，第一NMOS晶体管的源端、第二NMOS晶体管的源端以及第二电容器的一端相连接并接地端VSS，第一NMOS晶体管的栅端、第二NMOS晶体管的漏端、第三NMOS晶体管的栅端、第三NMOS晶体管的漏端以及第二电感器的一端相连接，第一NMOS晶体管的漏端、第二NMOS晶体管的栅端、第四NMOS晶体管的栅端、第四NMOS晶体管的漏端以及第二电感器的另一端相连接，第三NMOS晶体管的源端、第四NMOS晶体管的源端、第一电容器的另一端与整流输出电压相连接，整流输出电压接第一低压差线性稳压器的电源端，第一低压差线性稳压器的另一端接地端VSS，第一低压差线性稳压器的输出电压端VDD；
解调电路包括第三电容器、第四电容器、第五电容器、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第一电压缓冲器和第一迟滞比较器，第五NMOS晶体管的栅端、第五NMOS晶体管的漏端与第二电感器的一端相连接，第六NMOS晶体管的栅端、第六NMOS晶体管的漏端...

【专利技术属性】
技术研发人员：孙志亮，霍俊杰，侯艳，朱永成，
申请(专利权)人：紫光同芯微电子有限公司，
类型：发明
国别省市：北京;11