迭代估计硬件制造技术

描述一种迭代估计硬件，并且具体地说，一种函数估计硬件逻辑单元。所述函数估计硬件逻辑单元可实施为处理器中的执行管线的部分。所述函数估计硬件逻辑单元布置成在硬件逻辑中计算输入值d的函数的改进估计值，其中所述函数由

【技术实现步骤摘要】
迭代估计硬件

技术介绍
在许多情况下，需要硬件来评估输入数字的函数，例如评估输入数字、三角函数或输入数字的平方根的倒数。这些方面通常使用迭代方法进行评估，所述迭代方法会在每次迭代中优化函数的估计值以提供更准确的估计值。迭代方法的使用能实现将相同硬件用于多次迭代，由此以处理量换取硬件面积。下文描述的实施例是仅作为示例提供，并非对解决已知迭代计算硬件的任何或所有缺点的实施方案进行限制。
技术实现思路
提供此
技术实现思路
来以简化形式介绍下文在具体实施方式中进一步描述的一系列概念。此
技术实现思路
并非旨在标识所要求的主题的关键特征或基本特征，也并非旨在用于限制所要求的主题的范围。描述一种函数估计硬件逻辑单元。所述函数估计硬件逻辑单元可实施为处理器中的执行管线的部分。所述函数估计硬件逻辑单元布置成在硬件逻辑中计算输入值d的函数的改进估计值，其中所述函数由给定。所述硬件逻辑包括布置成实施系数为有理数的m阶多项式的多个乘法器和加法器，其中m不等于二，并且在各种示例中，m不等于二的幂。在各种示例中，i＝1，i＝2或i＝3。在各种示例中，m＝3或m＝4。第一方面提供一种用于处理器的算术逻辑单元中的函数估计硬件逻辑单元，所述函数估计硬件逻辑布置成在硬件逻辑中计算输入值d的函数的改进估计值xn+1，其中所述函数是并且所述硬件逻辑包括：布置成接收输入值d的第一输入；布置成接收所述输入值的函数的估计值xn的第二输入；以及布置成输出所述输入值的函数的改进估计值xn+1的输出；以及配置在硬件电路系统中的乘法器和加法硬件块的组合，用以实施m阶多项式而通过m阶收敛来确定所述改进估计值xn+1，其中m阶多项式可表达为：其中i和m是自然数，其中m>2，其中是二项式系数并且在j>(m-1)的情况下等于零。m的值可以不等于二的幂。m的值可以是三。m和i的值可以是除m＝3和i＝2以外的值的任何组合。m的值可大于三。m的值可以是四。i的值可以是一，使得m阶多项式可表达为：m的值可以是三，使得m阶多项式可表达为：xn+1＝xn(3-3dxn+d2xn2)硬件电路系统中配置成实施m阶多项式的乘法器和加法硬件块的组合可包括：包括乘法器的第一硬件逻辑级，所述乘法器包括布置成接收输入值d的第一输入和布置成接收所述输入值的函数的估计值xn的第二输入以及输出；包括平方函数逻辑块的第二硬件逻辑级，所述平方函数逻辑块包括连接到所述第一硬件逻辑级的输出的输入，以及输出；包括乘法器和加法器以及输出的第三硬件逻辑级，所述乘法器包括连接到所述第一硬件逻辑级的输出的输入，以及输出，并且所述加法器包括连接到所述第二硬件逻辑级和所述第三硬件逻辑级中的乘法器的输出的输入；以及包括乘法器和输出的第四硬件逻辑级，所述乘法器包括布置成接收所述输入值的函数的估计值xn的第一输入以及连接到第三硬件级的输出的第二输入。硬件电路系统中配置成实施m阶多项式的乘法器和加法硬件块的组合可包括：包括平方函数逻辑块的第一硬件逻辑级，所述平方函数逻辑块包括布置成接收输入值的函数的估计值xn的输入，以及输出；包括立方函数逻辑块的第二硬件逻辑级，所述立方函数逻辑块包括布置成接收输入值的函数的估计值xn的输入，以及输出；包括平方函数逻辑块的第三硬件逻辑级，所述平方函数逻辑块包括布置成接收输入值d的输入，以及输出；包括乘法器的第四硬件逻辑级，所述乘法器包括布置成接收输入值d的第一输入、连接到第一硬件逻辑级的输出的第二输入，以及输出；包括乘法器的第五硬件逻辑级，所述乘法器包括连接到第二和第三硬件逻辑级的输出的输入，以及输出；以及包括两个乘法器、加法器以及输出的第六硬件逻辑级，其中两个乘法器中的第一乘法器包括布置成接收输入值的函数的估计值xn的输入以及输出，两个乘法器中的第二乘法器包括连接到第四硬件逻辑级的输出的输入以及输出，并且加法器包括连接到第六硬件逻辑级中的两个乘法器的输出以及连接到第五硬件逻辑级的输出的输入。硬件电路系统中配置成实施m阶多项式的乘法器和加法硬件块的组合可包括：包括乘法器的第一硬件逻辑级，所述乘法器包括布置成接收输入值d的输入和布置成接收所述输入值的函数的估计值xn的输入，以及输出；包括减法逻辑块的第二硬件逻辑级，所述减法逻辑块包括连接到所述第一硬件逻辑级的输出的输入，以及输出；包括乘法器的第三硬件逻辑级，所述乘法器包括连接到所述第一硬件逻辑级的输出的输入、连接到第二硬件逻辑级的输出的输入，以及输出；包括减法逻辑块的第四硬件逻辑级，所述减法逻辑块包括连接到所述第三硬件逻辑级的输出的输入，以及输出；以及包括乘法器的第五硬件逻辑级，所述乘法器包括连接到所述第四硬件逻辑级的输出的输入、布置成接收估计值xn的输入，以及输出。m的值可以是三，并且i的值可以是二，使得m阶多项式可表达为：硬件电路系统中配置成实施m阶多项式的乘法器和加法硬件块的组合可包括：包括右移位器的第一硬件逻辑级，所述右移位器包括布置成接收输入值的函数的估计值xn的输入，以及输出；包括平方函数逻辑块的第二硬件逻辑级，所述平方函数逻辑块包括布置成接收输入值的函数的估计值xn的输入，以及输出；包括乘法器的第三硬件逻辑级，所述乘法器包括布置成接收输入值d的输入、连接到所述第二硬件逻辑级的输出，以及输出；包括乘法器的第四硬件逻辑级，所述乘法器包括连接到所述第三硬件逻辑级的输出的输入，以及输出；包括减法逻辑块和乘法器的第五硬件逻辑级，所述减法逻辑块包括连接到所述第四硬件逻辑级的输出的输入，以及输出，并且所述乘法器包括连接到所述减法逻辑块的输出的输入、连接到所述第三硬件逻辑级的输出的输入，以及输出；以及包括减法逻辑块和乘法器的第六硬件逻辑级，所述减法逻辑块包括连接到所述第五硬件逻辑级的输出的输入，以及输出，并且所述乘法器包括连接到所述减法逻辑块的输出的输入、连接到所述第一硬件逻辑级的输出的输入，以及输出。硬件电路系统中配置成实施m阶多项式的乘法器和加法硬件块的组合可包括：包括右移位器的第一硬件逻辑级，所述右移位器包括布置成接收输入值的函数的估计值xn的输入，以及输出；包括平方函数逻辑块的第二硬件逻辑级，所述平方函数逻辑块包括布置成接收输入值的函数的估计值xn的输入，以及输出；包括乘法器的第三硬件逻辑级，所述乘法器包括布置成接收输入值d的输入、连接到所述第二硬件逻辑级的输出的输入，以及输出；包括乘法器的第四硬件逻辑级，所述乘法器包括连接到所述第三硬件逻辑级的输出的输入，以及输出；包括平方函数逻辑块的第五硬件逻辑级，所述平方函数逻辑块包括连接到所述第三硬件逻辑级的输出的输入，以及输出；包括乘法器的第六硬件逻辑级，所述乘法器包括连接到所述第五硬件逻辑级的输出的输入，以及输出；以及包括两个减法逻辑块和乘法器的第七硬件逻辑级，两个减法逻辑块中的第一减法逻辑块包括连接到所述第四硬件逻辑级的输出的输入，以及输出，两个减法逻辑块中的第二减法逻辑块包括连接到两个减法逻辑块中的第一减法逻辑块的输出的输入、连接到所述第六硬件逻辑级的输出的输入，以本文档来自技高网...

【技术保护点】
1.一种用于处理器的算术逻辑单元中的函数估计硬件逻辑单元，所述函数估计硬件逻辑布置成在硬件逻辑中计算输入值d的函数的改进估计值x

【技术特征摘要】
20181221 GB 1821179.71.一种用于处理器的算术逻辑单元中的函数估计硬件逻辑单元，所述函数估计硬件逻辑布置成在硬件逻辑中计算输入值d的函数的改进估计值xn+1，其中所述函数是并且所述硬件逻辑包括：
第一输入，其布置成接收所述输入值d；
第二输入，其布置成接收所述输入值的所述函数的估计值xn；以及
输出，其布置成输出所述输入值的所述函数的所述改进估计值xn+1；以及
乘法器和加法硬件块的组合，其在硬件电路系统中配置成实施m阶多项式以通过m阶收敛来确定所述改进估计值xn+1，其中所述m阶多项式可表达为：



其中i和m是自然数，其中m>2，其中是二项式系数并且在j>(m-1)的情况下等于零。


2.根据权利要求1所述的函数估计硬件逻辑单元，其中m不等于二的幂。


3.根据权利要求1所述的函数估计硬件逻辑单元，其中m＝3。


4.根据权利要求1所述的函数估计硬件逻辑单元，其中m和i具有除m＝3和i＝2以外的任何值的组合。


5.根据权利要求1所述的函数估计硬件逻辑单元，其中m>3。


6.根据权利要求5所述的函数估计硬件逻辑单元，其中m＝4。


7.根据权利要求1所述的函数估计硬件逻辑单元，其中i＝1，使得所述m阶多项式可表达为：





8.根据权利要求7所述的函数估计硬件逻辑单元，其中m＝3，使得所述m阶多项式可表达为：
xn+1＝xn(3-3dxn+d2xn2)。


9.根据权利要求8所述的函数估计硬件逻辑，其中在硬件电路系统中配置成实施所述m阶多项式的所述乘法器和加法硬件块的组合包括：
第一硬件逻辑级，其包括乘法器，所述乘法器包括布置成接收所述输入值d的第一输入和布置成接收所述输入值的所述函数的估计值xn的第二输入以及输出；
第二硬件逻辑级，其包括平方函数逻辑块，所述平方函数逻辑块包括连接到所述第一硬件逻辑级的所述输出的输入以及输出；
第三硬件逻辑级，其包括乘法器和加法器以及输出，所述乘法器包括连接到所述第一硬件逻辑级的所述输出的输入以及输出，并且所述加法器包括连接到所述第二硬件逻辑级和所述第三硬件逻辑级中的所述乘法器的所述输出的输入；以及
第四硬件逻辑级，其包括乘法器以及输出，所述乘法器包括布置成接收所述输入值的所述函数的估计值xn的第一输入和连接到所述第三硬件级的所述输出的第二输入。


10.根据权利要求8所述的函数估计硬件逻辑，其中在硬件电路系统中配置成实施所述m阶多项式的所述乘法器和加法硬件块的组合包括：
第一硬件逻辑级，其包括平方函数逻辑块，所述平方函数逻辑块包括布置成接收所述输入值的所述函数的估计值xn的输入以及输出；
第二硬件逻辑级，其包括立方函数逻辑块，所述立方函数逻辑块包括布置成接收所述输入值的所述函数的估计值xn的输入以及输出；
第三硬件逻辑级，其包括[g1]平方函数逻辑块，所述平方函数逻辑块包括布置成接收所述输入值d的输入以及输出；
第四硬件逻辑级，其包括乘法器，所述乘法器包括布置成接收所述输入值d的第一输入、连接到来自所述第一硬件逻辑级的所述输出的第二输入以及输出；
第五硬件逻辑级，其包括乘法器，所述乘法器包括连接到所述第二和第三硬件逻辑级的所述输出的输入以及输出；以及
第六硬件逻辑级，其包括两个乘法器、加法器以及输出，其中所述两个乘法器中的第一乘法器包括布置成接收所述输入值的所述函数的估计值xn的输入以及输出，所述两个乘法器中的第二乘法器包括连接到来自所述第四硬件逻辑级的所述输出的输入以及输出，并且所述加法器包括连接到所述第六硬件逻辑级中的所述两个乘法器的所述输出并且连接到所述第五硬件逻辑级的所述输出的输入。


11.根据权利要求8所述的函数估计硬件逻辑，其中在硬件电路系统中配置成实施所述m阶多项式的所述乘法器和加法硬件块的组合包括：
第一硬件逻辑级，其包括乘法器，所述乘法器包括布置成接收所述输入值d的输入和布置成接收所述输入值的所述函数的估计值xn的输入以及输出；
第二硬件逻辑级，其包括减法逻辑块，所述减法逻辑块包括连接到所述第一硬件逻辑级的所述输出的输入以及输出；
第三硬件逻辑级，其包括乘法器，所述乘法器包括连接到所述第一硬件逻辑级的所述输出的输入、连接到所述第二硬件逻辑级的所述输出的输入以及输出；
第四硬件逻辑级，其包括减法逻辑块，所述减法逻辑块包括连接到所述第三硬件逻辑级的所述输出的输入以及输出；以及
第五硬件逻辑级，其包括乘法器，所述乘法器包括连接到所述第四硬件逻辑级的所述输出的输入、布置成接收估计值xn的输入...

【专利技术属性】
技术研发人员：托马斯·罗斯，马克斯·佛莱布格豪斯，罗伯特·麦克基米，
申请(专利权)人：想象技术有限公司，
类型：发明
国别省市：英国;GB