像素阵列基板制造技术

一种像素阵列基板，包括基板、多条数据线、多条栅极线、多个像素结构、多条转接线及静电防护电路。多条数据线在第一方向上排列。多条栅极线在第二方向上排列。多条转接线在第一方向上排列，且分别电性连接至多条栅极线。静电防护电路设置于基板的一边缘与多个像素结构之间。静电防护电路包括多个静电防护元件、多条数据接地线及至少一栅极接地线。多个静电防护元件包括多个第一静电防护元件及多个第二静电防护元件。多个第一静电防护元件电性连接于多条数据线与多条数据接地线之间。多个第二静电防护元件电性连接于多条转接线与至少一栅极接地线之间。至少一栅极接地线及多条数据接地线在第二方向上排列且互相隔开。

Pixel array substrate

【技术实现步骤摘要】
像素阵列基板
本专利技术涉及一种像素阵列基板。
技术介绍
随着多媒体应用的普及，具有高分辨率及大可视范围的显示器已成为技术发展主流。随着显示器分辨率的提升，位于显示器的周边区的导线数目也随之增加。此外，为使显示器不易被静电击伤，显示器的像素阵列基板的周围还需设置静电防护电路。因此，现有像素阵列基板的周围需保留一定的空间，以容纳为数众多的导线及多种静电防护电路，造成显示器的边框无法进一步缩减。
技术实现思路
本专利技术提供一种像素阵列基板，静电防护效果佳。本专利技术的像素阵列基板包括基板、多条数据线、多条栅极线、多个像素结构、多条转接线及静电防护电路。多条数据线设置于基板上，且在第一方向上排列。多条栅极线设置于基板上，且在第二方向上排列。第一方向与第二方向交错。多个像素结构设置于基板上。每一像素结构电性连接至一数据线及一栅极线。多条转接线设置于基板上，且在第一方向上排列。多条转接线分别电性连接至多条栅极线。静电防护电路设置于基板的一边缘与多个像素结构之间。静电防护电路包括多个静电防护元件、多条数据接地线及至少一栅极接地本文档来自技高网...

【技术保护点】
1.一种像素阵列基板，包括：/n一基板；/n多条数据线，设置于该基板上，且在一第一方向上排列；/n多条栅极线，设置于该基板上，且在一第二方向上排列，其中该第一方向与该第二方向交错；/n多个像素结构，设置于该基板上，其中每一该像素结构电性连接至一该数据线及一该栅极线；/n多条转接线，设置于该基板上，且在该第一方向上排列，其中所述多条转接线分别电性连接至所述多条栅极线；以及/n一静电防护电路，设置于该基板的一边缘与所述多个像素结构之间，其中该静电防护电路包括：/n多个静电防护元件，包括多个第一静电防护元件及多个第二静电防护元件；/n多条数据接地线，所述多个第一静电防护元件电性连接于所述多条数据线与...

【技术特征摘要】
20190912 TW 1081329721.一种像素阵列基板，包括：
一基板；
多条数据线，设置于该基板上，且在一第一方向上排列；
多条栅极线，设置于该基板上，且在一第二方向上排列，其中该第一方向与该第二方向交错；
多个像素结构，设置于该基板上，其中每一该像素结构电性连接至一该数据线及一该栅极线；
多条转接线，设置于该基板上，且在该第一方向上排列，其中所述多条转接线分别电性连接至所述多条栅极线；以及
一静电防护电路，设置于该基板的一边缘与所述多个像素结构之间，其中该静电防护电路包括：
多个静电防护元件，包括多个第一静电防护元件及多个第二静电防护元件；
多条数据接地线，所述多个第一静电防护元件电性连接于所述多条数据线与所述多条数据接地线之间；以及
至少一栅极接地线，所述多个第二静电防护元件电性连接于所述多条转接线与该至少一栅极接地线之间；
其中，该至少一栅极接地线及所述多条数据接地线在该第二方向上排列且互相隔开。


2.如权利要求1所述的像素阵列基板，其中所述多个静电防护元件设置于所述多条数据接地线及该至少一栅极接地线的相对两侧。


3.如权利要求1所述的像素阵列基板，其中每一该静电防护元件包括一薄膜晶体管，该薄膜晶体管具有一第一端、一第二端、一控制端及一半导体图案，该第一端及该第二端分别电性连接至该半导体图案的不同两区，且该第...

【专利技术属性】
技术研发人员：谢孟廷，石秉弘，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71