【技术实现步骤摘要】
一种多通道兼容雷达信号处理的FPGA架构设计
本专利技术属于雷达信号处理
,具体涉及一种多通道FPGA架构的设计。
技术介绍
随着现代雷达技术的发展,雷达产品的各项指标越来越高、雷达信号处理的算法流程越来越复杂、响应速度需求越来越快,这些都对雷达信号处理的硬件能力提出很高的要求。传统的机载、车载、船载等雷达,由于载体的空间限制,对雷达信号处理的硬件数量都有严格的限制。近些年,无人机、智能机器人、城市作战等领域的兴起,对雷达信号处理的硬件体积和功耗提出了更高的要求。现场可编程门阵列FPGA具有单位运算量功耗低和处理能力强的特点,逐渐成为上述雷达信号处理需求和硬件平台矛盾的主要解决方案。一个基于FPGA的信号处理工程开发往往耗费大量人力和时间成本,而当前客户的指标要求不断提高,雷达应用场景多变,信号处理流程越发复杂。在激烈的市场竞争中,有限的资源空间与复杂多变的信号形式成为一对急需解决的矛盾。设计一种能够兼容不同通道数,动态分配计算资源,完成雷达信号处理流程的FPGA处理架构,提供一种多通道兼容雷达信号处理FPGA架构设计,通过对数据接收缓存、处理数据重分配及信号处理功能重构,实现对多通道数据的兼容处理,解决有限资源空间下使用FPGA完成多多场景复杂波形雷达信号处理的问题,成为解决上述矛盾的一个思路。
技术实现思路
本专利技术为了解决现有技术存在的问题,提出了一种多通道兼容雷达信号处理的FPGA架构设计,为了实现上述目的,本专利技术采用了以下技术方案。通道重构参数配置,接 ...
【技术保护点】
1.一种多通道兼容雷达信号处理的FPGA架构设计,包括:通道重构参数配置,多通道数据接收缓存控制,设置交换开关和DDR控制器,多通道数据分配,信号处理重构,多通道数据输出,其特征在于,包括:通道重构参数配置,接收控制数据并解析指令,产生配置参数,根据当前通道数生成数据存储方案,为多通道数据接收缓存控制、多通道数据分配、信号处理重构区域、多通道数据输出配置相应的处理参数;多通道数据接收缓存控制,接收外部雷达信号输入的通道数据,根据存储方案整理数据,送至交换开关,为雷达多通道数据实时动态重构准备数据的接收缓存;设置交换开关和DDR控制器,根据需处理数据的最大读写吞吐率增加或减少DDR控制器的数量,为多通道数据接收缓存控制、多通道数据分配、信号处理重构、多通道数据输出对DDR的读写需求进行数据仲裁,将数据送至DDR控制器,访问DDR器件并完成读写;多通道数据分配,通过交换开关读出通道数据,根据系统工作场景的需求,重新分配多通道数据,送至信号处理重构区域;信号处理重构,根据需求确定信号处理重构区域的算法内容与排序,动态重构内部算法处理流程,完成雷达数据信号处理,送至交换开关;多通道数据输出,根 ...
【技术特征摘要】
1.一种多通道兼容雷达信号处理的FPGA架构设计,包括:通道重构参数配置,多通道数据接收缓存控制,设置交换开关和DDR控制器,多通道数据分配,信号处理重构,多通道数据输出,其特征在于,包括:通道重构参数配置,接收控制数据并解析指令,产生配置参数,根据当前通道数生成数据存储方案,为多通道数据接收缓存控制、多通道数据分配、信号处理重构区域、多通道数据输出配置相应的处理参数;多通道数据接收缓存控制,接收外部雷达信号输入的通道数据,根据存储方案整理数据,送至交换开关,为雷达多通道数据实时动态重构准备数据的接收缓存;设置交换开关和DDR控制器,根据需处理数据的最大读写吞吐率增加或减少DDR控制器的数量,为多通道数据接收缓存控制、多通道数据分配、信号处理重构、多通道数据输出对DDR的读写需求进行数据仲裁,将数据送至DDR控制器,访问DDR器件并完成读写;多通道数据分配,通过交换开关读出通道数据,根据系统工作场景的需求,重新分配多通道数据,送至信号处理重构区域;信号处理重构,根据需求确定信号处理重构区域的算法内容与排序,动态重构...
【专利技术属性】
技术研发人员:李品,韩文俊,凌元,孙健,吴庆楠,
申请(专利权)人:中国电子科技集团公司第十四研究所,
类型:发明
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。