一种集成硬件加密的ARM核心板制造技术

本实用新型专利技术提出了一种集成硬件加密的ARM核心板，集成有CPU及分别与CPU连接的存储器芯片、内存芯片、电源芯片，所述集成硬件加密的ARM核心板还集成有分别与CPU连接的连接器、硬件加密芯片，CPU通过所述连接器引出串口、网络接口、USB接口、IIC接口、SPI接口、GPIO接口。本实用新型专利技术能够对用户开发的应用软件进行硬件授权加密，解决了现有核心板加密措施不可靠、加密件容易被破坏等问题；通过连接器引出功能接口，便于用户快速设计不同尺寸、不同接口种类的主板或产品，扩展性强且核心板易拆易装。

An arm core board integrated with hardware encryption

【技术实现步骤摘要】
一种集成硬件加密的ARM核心板
本技术涉及ARM
，尤其涉及一种集成硬件加密的ARM核心板。
技术介绍
ARM核心板种类多样，一般均集成了CPU、内存、存储、电源，引出显示接口、串口、网口、USB接口、IIC接口、SPI接口、GPIO接口、存储卡接口等，不同核心板采用的处理器型号、尺寸大小、连接器方式、软件系统等各不相同。用户使用核心板做二次开发，需要对应用软件进行加密授权，常用的加密手段包括绑定MAC地址或FlashID、使用外置加密狗，但绑定MAC地址或FlashID的加密手段容易被破解，外置加密狗的成本高、需要驱动支持且容易被破坏。
技术实现思路
有鉴于此，本技术提出了一种集成硬件加密的ARM核心板，以解决传统ARM核心板扩展性不足、加密措施不可靠、加密件容易被破坏的问题。本技术的技术方案是这样实现的：本技术提供了一种集成硬件加密的ARM核心板，集成有CPU及分别与CPU连接的存储器芯片、内存芯片、电源芯片，所述集成硬件加密的ARM核心板还集成有分别与CPU连接的连接器、硬件加密芯片，CPU通过所述连接器引出串口、网络接口、USB接口、IIC接口、SPI接口、GPIO接口。可选的，所述硬件加密芯片为RJGT102芯片。可选的，所述串口、网络接口、USB接口、IIC接口、SPI接口、GPIO接口的数量为一个或多个。可选的，所述连接器为板对板连接器。可选的，所述连接器具有两个。可选的，所述连接器具有80个针脚。可选的，所述连接器为F30FC-80DP-0.4V型。可选的，所述集成硬件加密的ARM核心板还包括USB接口保护电路，所述USB接口保护电路包括贴片磁珠FB、共模电感L1、TVS二极管D1、TVS二极管D2、电阻R1、电阻R2、变阻器R3、电容C1、电容C2，贴片磁珠FB接入所述USB接口的Vbus线路中，所述Vbus线路经变阻器R3接地，共模电感L1接入所述USB接口的D+线路与D-线路之间，所述D+线路经TVS二极管D1接地，所述D-线路经TVS二极管D2接地，电阻R1接入所述D+线路中，电阻R2接入所述D-线路中，所述D+线路还经电容C1接地，所述D-线路还经电容C2接地。本技术的集成硬件加密的ARM核心板相对于现有技术具有以下有益效果：(1)本技术的集成硬件加密的ARM核心板能够对用户开发的应用软件进行硬件授权加密，解决了现有核心板加密措施不可靠、加密件容易被破坏等问题；(2)本技术的集成硬件加密的ARM核心板通过连接器引出功能接口，便于用户快速设计不同尺寸、不同接口种类的主板或产品，扩展性强且核心板易拆易装。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术的集成硬件加密的ARM核心板的结构示意图；图2为本技术的USB接口保护电路的电路图。具体实施方式下面将结合本技术实施方式，对本技术实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本技术一部分实施方式，而不是全部的实施方式。基于本技术中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本技术保护的范围。如图1所示，本技术的集成硬件加密的ARM核心板，集成有CPU及分别与CPU连接的存储器芯片、内存芯片、电源芯片，所述集成硬件加密的ARM核心板还集成有分别与CPU连接的连接器、硬件加密芯片，CPU通过所述连接器引出串口、网络接口、USB接口、IIC接口、SPI接口、GPIO接口。本实施例中，核心板集成硬件加密芯片、CPU、内存、存储等最小系统资源，采用四核Cortex-A53CPU，1.5GH主频，内存支持4GB，解决运算性能问题，硬件加密芯片与CPU通过IIC通信，使用SHA-256算法进行加密操作，每一颗加密芯片有独立芯片ID，密钥数据可以写入加密芯片指定区域，不可被读出，加密芯片加密区域可以被锁定不允许再次写入，用户通过写入加密芯片的密钥绑定应用软件，通过验证命令验证密钥以判定应用软件是否被授权运行，能够对用户开发的应用软件进行授权加密，解决现有核心板加密措施不可靠、加密件容易被破坏等问题。本实施例通过连接器引出功能接口，便于用户快速设计不同尺寸、不同接口种类的主板或产品，扩展性强且核心板易拆易装。可选的，所述硬件加密芯片为RJGT102芯片。RJGT102芯片是一款高安全性、低功耗、操作简便的加密芯片，它使用SHA-256加密算法进行报文摘要计算，内置4个32字节的Page区可以存储用户应用数据，唯一的8字节UID序列号用于区分不同应用功能，并且每片RJGT102芯片都有唯一的芯片id，该芯片适合应用于防抄板，防抄软件，管控工厂生产数量，防止方案外泄等。可选的，所述串口、网络接口、USB接口、IIC接口、SPI接口、GPIO接口的数量为一个或多个。用户可根据自身需求选择多种接口的数量，以平衡成本、体积及扩展性。可选的，所述连接器为板对板连接器。板对板连接器是目前传输能力最强的连接器，通过连接器的引脚可直接连接印刷电路板之间的电源和信号。板对板连接器通常使用铜合金，多年来防止氧化以防止导电性降低。在电子制造中，整个设备可能需要适合可用的空间，如果电路板设计阶段的PCB倾向于占用太多空间，则该器件可能被分成两个或更多个板，板对板连接器可以在板之间连接电源和信号以完成所有连接。板对板连接器的使用简化了电路板设计过程：较小的PCB需要制造设备，这些设备可能无法容纳更大的PCB，无论是将器件或产品挤压到单个PCB还是多个PCB中，都需要考虑功耗，不期望的信号相互耦合，较小元件的可用性以及成品器件或产品的总体成本等问题。此外，板对板连接器的使用还简化了电子设备的生产和测试：在电子制造业中，简化测试反映了巨大的成本节省，高密度PCB每单位面积具有更多的迹线和元件。根据对制造工厂复杂性的投资，设备或产品最好设计成具有几个相互连接的中密度板而不是单个高密度板。板对板连接器通孔技术允许第三维连接PCB上的迹线和元件，第一PCB可以沿着PCB在水平和垂直方向上使用导电铜迹线，通过添加更多层的电路板，在双面PCB的两侧之间几乎会有几个单层PCB，具有五层的典型多层PCB可以小于0.08英寸(2mm)厚，通孔具有导电内表面，其可以在多层PCB的任何两层之间承载电流。由于各种成熟技术，现代电子设备更可靠且制造成本更低。由于两层或多层铜迹线之间隐藏的连接，多层板的PCB制造曾经是一个巨大的挑战。表面贴装技术(SMT)促进了小型化工作，因为即使没有钻孔，也可以轻松地在PCB上安装元件。在SMT中，机器人设备在将组件粘附到PCB之前将本文档来自技高网...

【技术保护点】
1.一种集成硬件加密的ARM核心板，集成有CPU及分别与CPU连接的存储器芯片、内存芯片、电源芯片，其特征在于，所述集成硬件加密的ARM核心板还集成有分别与CPU连接的连接器、硬件加密芯片，CPU通过所述连接器引出串口、网络接口、USB接口、IIC接口、SPI接口、GPIO接口。/n

【技术特征摘要】
1.一种集成硬件加密的ARM核心板，集成有CPU及分别与CPU连接的存储器芯片、内存芯片、电源芯片，其特征在于，所述集成硬件加密的ARM核心板还集成有分别与CPU连接的连接器、硬件加密芯片，CPU通过所述连接器引出串口、网络接口、USB接口、IIC接口、SPI接口、GPIO接口。


2.如权利要求1所述的集成硬件加密的ARM核心板，其特征在于，所述硬件加密芯片为RJGT102芯片。


3.如权利要求1所述的集成硬件加密的ARM核心板，其特征在于，所述串口、网络接口、USB接口、IIC接口、SPI接口、GPIO接口的数量为一个或多个。


4.如权利要求1所述的集成硬件加密的ARM核心板，其特征在于，所述连接器为板对板连接器。


5.如权利要求4所述的集成硬件加密的ARM核心板，其特征在于，所述连接器具有两个。

【专利技术属性】
技术研发人员：张中昱，
申请(专利权)人：武汉万象奥科电子有限公司，
类型：新型
国别省市：湖北;42