功能性微电子装置的产出的提高制造方法及图纸

本文描述了与半导体制造过程有关的技术，该技术促进了制造的半导体晶圆的图案的系统合格度的提高。具有最大化的系统合格度的图案的半导体晶圆将使形成为制造的半导体晶圆的一部分的电子装置的电气性质和/或功能最大化。在理解摘要将不用于解释或限定权利要求的范围或含义的情况下提交了本摘要。

Improvement of output of functional microelectronic devices

【技术实现步骤摘要】
【国外来华专利技术】功能性微电子装置的产出的提高相关申请本申请要求于2017年11月3日提交的题为“EnhancementofYieldofFunctionalMicroelectronicDevices”的美国临时专利申请第62/581,535号的权益，该美国临时专利申请通过引用整体合并入本文。此外，本申请要求于2018年10月31日提交的题为“ActiveProcessModeling”的美国临时专利申请第62/753,153号的权益，该美国临时专利申请通过引用整体合并入本文。此外，本申请要求于2018年10月31日提交的题为“TransferFunctionandProcessModelingforTheFabricationOfMicroelectronicDevices”的美国临时专利申请第62/753,155号的权益，该美国临时专利申请通过引用整体合并入本文。
技术介绍
微电子装置是微米或更小尺度的个体电子装置及部件或其集合。个体微电子装置可以包括晶体管、电容器、电感器、电阻器、二极管、绝缘体、导体等。其他装置可以包括电路以及个体装置的某种组合。集成电路(IC)是这样的装置的这样的示例，其有时被称为微芯片等。由于其尺寸小，因此在微电子装置的制造中使用复杂的技术。一种这样的技术涉及半导体晶圆的制造。通常，微电子装置被制造为材料的图案化层的堆叠的一部分，以形成半导体晶圆。随着微电子装置的尺寸减小并且其复杂性增加，使由半导体制造产生的机电功能微电子装置的产出最大化变得越来越困难。解决这些问题的现有方法正变得不太有效。r>
技术实现思路
与半导体制造过程协同，本文描述的技术促进半导体晶圆的图案的系统合格度的提高。具有很少的或没有系统不合格部分的半导体晶圆将使形成为制造的半导体晶圆的一部分的电子装置的机电性质和/或功能最大化。与制造过程协同，本文描述的技术使用半导体晶圆的制造计量数据来确定不合格区域中的不合格部分对在其中形成的微电子装置的机电功能的系统性影响。通过该确定，可以对被确定为对形成为半导体晶圆的一部分的微电子装置的机电功能具有足够的系统性影响的不合格部分执行改善。可以通过一个半导体制造工具或多个工具的组合来执行该改善。附图说明图1是示出典型的半导体制造过程的示例的框图。图2是示出根据本公开内容的示例系统的框图。图3是示出根据本公开内容的示例方法的流程图。图4A和图4B示出了具有不合格部分的区域的晶圆的表面的可视化。可视化表示根据本公开内容产生的那些可视化。具体实施方式参照附图。在图中，附图标记的最左边的一个或多个数字标识该附图标记第一次出现的图。贯穿附图使用相同的附图标记来引用相似的特征和部件。具体实施方式与半导体制造过程协同，本文描述的技术促进半导体晶圆的图案的系统合格度的提高。具有有限的系统不合格部分的半导体晶圆将使形成为制造的半导体晶圆的一部分的电子装置的机电性质和/或功能最大化。半导体晶圆的制造可以被描述为由半导体晶圆的图案半导体材料的层的累积形成微电子装置的集合。层也可以被描述为材料的图案的堆叠。形成的微电子装置被设计成当以其预期方式操作时具有电气功能和机械功能。与制造过程协同，本文描述的技术操作以检测和改善制造的晶圆的系统不合格部分。如本文所描述的，其示例包括收集半导体晶圆的制造计量数据。即，制造计量数据包括在制造晶圆时来自晶圆或关于晶圆的测量结果。基于该收集的制造计量数据来检测半导体晶圆的不合格部分。生成并显示所收集的半导体晶圆的制造计量数据的层(或多个层)的可视化。识别至少一个不合格区域。不合格区域是相邻的不合格部分的聚集。然后，利用本文描述的技术，确定不合格区域中的不合格部分对正被形成的微电子装置的机电功能的系统性影响。通过该确定，对被确定为对形成为半导体晶圆的一部分的微电子装置的机电功能具有足够的系统性影响的不合格区域中的不合格部分执行改善。可以通过一个半导体制造工具或多个工具的组合来执行该改善。半导体制造示例图1示出了典型的半导体制造100的示例。在制造本身之前，产生半导体晶圆和在其中形成的微电子装置的整体设计95。根据设计产生布局。布局包括一组图案，这些图案将被转移至在其制造期间形成半导体晶圆的材料的堆叠层。因为设计95影响并告知制造的各个部分，所以用粗箭头将其描绘为整体指向制造而不是其特定部分。示例制造100包括沉积110、光刻130、蚀刻150、清洁160和制造计量数据170。光刻130被轨道120和140包围(bracket)。如所描绘的，示例制造100表示半导体晶圆的单个层的制造。箭头170指示晶圆制造涉及图案的多个堆叠层。虽然本文以特定顺序描述了单个层的制造，但是在单个层的制造期间跳过某些部分并重复其他部分的情况并不少见。沉积110采用沉积工具，该沉积工具将材料生长、涂覆或以其他方式转移至晶圆上。沉积工具可以采用一种或更多种技术来完成该任务。沉积技术的示例包括物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)、原子层沉积(ALD)等。光刻130采用光刻工具，该光刻工具用于将图案从光掩模转移至晶圆(即，衬底)的表面。图案信息被记录在施加在衬底上的光致抗蚀剂的层上。光致抗蚀剂在被暴露于光(通常是紫外线)或其他照明源(例如X射线)时会改变其物理性质。光致抗蚀剂通过(湿式或干式)蚀刻或通过自身曝光而转换成挥发性化合物来进行显影。取决于抗蚀剂的类型是正性还是负性，可以在显影后去除或保留由掩模限定的图案。例如，经显影的光致抗蚀剂可以用作下层的蚀刻掩模。轨道120通常具有轨道工具，该轨道工具准备用于光刻的晶圆/衬底。这可能涉及清洁晶圆/衬底或在其上添加涂层或膜。类似地，轨道140具有在光刻130之后处理晶圆/衬底的工具。通常，这涉及光刻后清洁或针对制造的下一步骤进行准备。蚀刻150包括蚀刻工具，该蚀刻工具用于选择性地去除和/或在晶圆(即衬底)的表面上添加材料以便在其上产生图案。通常通过湿式(即化学)或干式(即物理)蚀刻选择性地去除材料。干式蚀刻的示例是等离子蚀刻。等离子蚀刻涉及在样品处喷射适当气体混合物的高速辉光放电(等离子)流。被称为蚀刻物质的等离子体源可以带电(离子)或中性(原子和自由基)。在该过程期间，等离子体在室温下由被蚀刻材料的元素与由等离子体生成的活性物质之间的化学反应来生成挥发性蚀刻产物。最终，所喷射的元素的原子自身被嵌入目标表面处或目标表面紧下方，从而修改目标的物理性质。清洁160包括清洁工具，该清洁工具用于清洁晶圆/衬底(例如，去除光致抗蚀剂)和/或准备晶圆/衬底以用于下一层的施加。通常，清洁工具去除晶圆上的颗粒和杂质。制造计量数据170包括至少一个制造计量数据工具(例如，传感器)，该制造计量数据工具被设计用于测量晶圆制造过程本身的某些方面、制造工具的操作或关于晶圆、衬底、施加在其上的图案等的可测量项。虽然这在图1中示出，但是该工具可以在过程中的任何地方采用本文档来自技高网...

【技术保护点】
1.一种与半导体制造协同地促进功能性微电子装置的产出的方法，其中，半导体制造包括由半导体晶圆的层形成微电子装置的集合，所述方法包括：/n收集所述半导体晶圆的制造计量数据，其中，所述制造计量数据包括在所述半导体制造中形成的所述晶圆的一个或更多个特性的测量结果，并且每个测量结果与所述晶圆的进行这样的测量的空间位置相关联；/n基于所收集的制造计量数据检测所述半导体晶圆的不合格部分；/n识别所述半导体晶圆的不合格区域，其中，所述不合格区域包括相邻的不合格部分的聚集；/n确定所述不合格区域中的不合格部分对至少部分地由所述不合格区域形成的所述微电子装置的功能的系统性影响；/n改善被确定为对形成为所述半导体晶圆的一部分的所述微电子装置的机电功能具有系统性影响的所述不合格区域中的不合格部分。/n

【技术特征摘要】
【国外来华专利技术】20171103 US 62/581,535;20181031 US 62/753,153;20181.一种与半导体制造协同地促进功能性微电子装置的产出的方法，其中，半导体制造包括由半导体晶圆的层形成微电子装置的集合，所述方法包括：
收集所述半导体晶圆的制造计量数据，其中，所述制造计量数据包括在所述半导体制造中形成的所述晶圆的一个或更多个特性的测量结果，并且每个测量结果与所述晶圆的进行这样的测量的空间位置相关联；
基于所收集的制造计量数据检测所述半导体晶圆的不合格部分；
识别所述半导体晶圆的不合格区域，其中，所述不合格区域包括相邻的不合格部分的聚集；
确定所述不合格区域中的不合格部分对至少部分地由所述不合格区域形成的所述微电子装置的功能的系统性影响；
改善被确定为对形成为所述半导体晶圆的一部分的所述微电子装置的机电功能具有系统性影响的所述不合格区域中的不合格部分。


2.根据权利要求1所述的方法，其中，所述改善包括：
选取至少一个半导体制造工具；
选择在所选取的半导体制造工具的操作中的至少一个改变，其中，所述至少一个改变修改所述半导体制造；
根据在所选取的半导体制造工具的操作中的所选择的改变来模拟半导体晶圆的制造；
估计对由所模拟的半导体晶圆形成的所述微电子装置的机电性质和/或功能的影响。


3.根据权利要求1所述的方法，其中，所述改善包括：
选取多个半导体制造工具的组合；
选择在所选取的半导体制造工具中的每个半导体制造工具的操作中的至少一个改变，其中，所述改变修改所述半导体制造；
根据在所选取的半导体制造工具中的每个半导体制造工具的操作中的所选择的改变来模拟半导体晶圆的制造；
估计对由所模拟的半导体晶圆形成的所述微电子装置的机电性质和/或功能的影响。


4.根据权利要求1所述的方法，其中，所述改善包括在至少一个半导体制造工具的操作中的至少一个改变，其中，所述至少一个改变修改所述半导体制造。


5.根据权利要求1所述的方法，其中，所述改善包括在选取的半导体制造工具中的至少一个半导体制造工具的操作中的至少一个改变，其中，所述改变修改所述半导体制造。


6.根据权利要求1所述的方法，其中，所述半导体制造的一个或多个工具选自沉积工具、轨道工具、光刻工具、蚀刻工具和清洁工具。


7.一种包括指令的非暂态计算机可读存储介质，所述指令在被执行时使计算装置的处理器与通过由半导体晶圆的层(例如，材料的图案的堆叠)形成微电子装置的集合的半导体制造协同地执行操作，所述操作包括：
收集所述半导体晶圆的制造计量数据，其中，所述制造计量数据包括在所述半导体制造中形成的所述晶圆的一个或更多个特性的测量结果，并且每个测量结果与所述晶圆的进行这样的测量的空间位置相关联；
基于所收集的制造计量数据检测所述半导体晶圆的不合格部分；
识别所述半导体晶圆的不合格区域，其中，所述不合格区域包括相邻的不合格部分的聚集；
确定所述不合格区域中的不合格部分对至少部分地由所述不合格区域形成的所述微电子装置的功能的系统性影响；
改善被确定为对形成为所述半导体晶圆的一部分的所述微电子装置的机电功能具有足够的系统性影响的所述不合格区域中的不合格部分。


8.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述改善操作包括：
选取至少一个半导体制造工具；
选择在所选取的半导体制造工具的操作中的至少一个改变，其中，所述至少一个改变修改所述半导体制造；
根据在所选取的半导体制造工具的操作中的所选择的改变来模拟半导体晶圆的制造；
估计对由所模拟的半导体晶圆形成的所述微电子装置的机电性质和/或功能的影响。


9.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述改善操作包括：
选取多个半导体制造工具的组合；
选择在所选取的半导体制造工具中的至少一个半导体制造工具的操作中的至少一个改变，其中，所述改变修改所述半导体制造；
根据在所选取的半导体制造工具中的每个半导体制造工具的操作中的所选择的改变来模拟半导体晶圆的制造；
估计对由所模拟的半导体晶圆形成的所述微电子装置的机电性质和/或功能的影响。


10.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述改善操作包括在至少一个半导体制造工具的操作中的至少一个改变，其中，所述至少一个改变修改所述半导体制造。


11.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述改善操作包括在选取的半导体制造工具中的每个半导体制造工具的操作中的至少一个改变，其中，所述改变修改所述半导体制造。


12.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述改善操作包括在选取的半导体制造工具中的每个半导体制造工具的操作中的至少一个改变，其中，所述改变修改所述半导体制造。


13.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述半导体制造的一个或多个工具选自沉积工具、轨道工具、光刻工具、蚀刻工具和清洁工具。


14.一种与半导体制造协同地促进功能性微电子装置的产出的方法，其中，半导体制造包括由半导体晶圆的层形成微电子装置的集合，所述方法包括：
收集所述半导体晶圆的制造计量数据，其中，所述制造计量数据包括在所述半导体制造中形成的所述晶圆的一个或更多个特性的测量结果，并且每个测量结果与所述晶圆的进行这样的测量的空间位置相关联；
基于所收集的制造计量数据来检测所述半导体晶圆的不合格部分；
识别所述半导体晶圆的不合格区域，其中，所述不合格区域包括相邻的不合格部分的聚集；
确定所述不合格区域中的不合格部分对至少部分地由所述不合格区域形成的所述微电子装置的功能的系统性影响。


15.根据权利要求14所述的方法，其中，所述制造计量数据的收集包括：
来自使用作为正被制造的半导体的层的材料的图案的共同堆叠的多个半导体晶圆的测量结果；
测量和/或计算制造计量数据，选自：边缘放置误差(EPE)，栅格临界尺寸(CD)测量结果，块线宽粗糙度(LWR)测量结果，栅格LWR测量结果，块CD测量结果，轮廓(即，截面)，选择性沉积；形成的微电子装置的...

【专利技术属性】
技术研发人员：卡洛斯·丰塞卡，纳森·伊普，乔尔·埃斯特雷拉，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本;JP