功能性微电子装置的产出的提高制造方法及图纸

本文描述了与半导体制造过程有关的技术，该技术促进了制造的半导体晶圆的图案的系统合格度的提高。具有最大化的系统合格度的图案的半导体晶圆将使形成为制造的半导体晶圆的一部分的电子装置的电气性质和/或功能最大化。在理解摘要将不用于解释或限定权利要求的范围或含义的情况下提交了本摘要。

Improvement of output of functional microelectronic devices

【技术实现步骤摘要】
【国外来华专利技术】功能性微电子装置的产出的提高相关申请本申请要求于2017年11月3日提交的题为“EnhancementofYieldofFunctionalMicroelectronicDevices”的美国临时专利申请第62/581,535号的权益，该美国临时专利申请通过引用整体合并入本文。此外，本申请要求于2018年10月31日提交的题为“ActiveProcessModeling”的美国临时专利申请第62/753,153号的权益，该美国临时专利申请通过引用整体合并入本文。此外，本申请要求于2018年10月31日提交的题为“TransferFunctionandProcessModelingforTheFabricationOfMicroelectronicDevices”的美国临时专利申请第62/753,155号的权益，该美国临时专利申请通过引用整体合并入本文。
技术介绍
微电子装置是微米或更小尺度的个体电子装置及部件或其集合。个体微电子装置可以包括晶体管、电容器、电感器、电阻器、二极管、绝缘体、导体等。其他装置可以包括电路以及个体装置的某种组合。集成电路(IC)是这本文档来自技高网...

【技术保护点】
1.一种与半导体制造协同地促进功能性微电子装置的产出的方法，其中，半导体制造包括由半导体晶圆的层形成微电子装置的集合，所述方法包括：/n收集所述半导体晶圆的制造计量数据，其中，所述制造计量数据包括在所述半导体制造中形成的所述晶圆的一个或更多个特性的测量结果，并且每个测量结果与所述晶圆的进行这样的测量的空间位置相关联；/n基于所收集的制造计量数据检测所述半导体晶圆的不合格部分；/n识别所述半导体晶圆的不合格区域，其中，所述不合格区域包括相邻的不合格部分的聚集；/n确定所述不合格区域中的不合格部分对至少部分地由所述不合格区域形成的所述微电子装置的功能的系统性影响；/n改善被确定为对形成为所述半导体...

【技术特征摘要】
【国外来华专利技术】20171103 US 62/581,535;20181031 US 62/753,153;20181.一种与半导体制造协同地促进功能性微电子装置的产出的方法，其中，半导体制造包括由半导体晶圆的层形成微电子装置的集合，所述方法包括：
收集所述半导体晶圆的制造计量数据，其中，所述制造计量数据包括在所述半导体制造中形成的所述晶圆的一个或更多个特性的测量结果，并且每个测量结果与所述晶圆的进行这样的测量的空间位置相关联；
基于所收集的制造计量数据检测所述半导体晶圆的不合格部分；
识别所述半导体晶圆的不合格区域，其中，所述不合格区域包括相邻的不合格部分的聚集；
确定所述不合格区域中的不合格部分对至少部分地由所述不合格区域形成的所述微电子装置的功能的系统性影响；
改善被确定为对形成为所述半导体晶圆的一部分的所述微电子装置的机电功能具有系统性影响的所述不合格区域中的不合格部分。


2.根据权利要求1所述的方法，其中，所述改善包括：
选取至少一个半导体制造工具；
选择在所选取的半导体制造工具的操作中的至少一个改变，其中，所述至少一个改变修改所述半导体制造；
根据在所选取的半导体制造工具的操作中的所选择的改变来模拟半导体晶圆的制造；
估计对由所模拟的半导体晶圆形成的所述微电子装置的机电性质和/或功能的影响。


3.根据权利要求1所述的方法，其中，所述改善包括：
选取多个半导体制造工具的组合；
选择在所选取的半导体制造工具中的每个半导体制造工具的操作中的至少一个改变，其中，所述改变修改所述半导体制造；
根据在所选取的半导体制造工具中的每个半导体制造工具的操作中的所选择的改变来模拟半导体晶圆的制造；
估计对由所模拟的半导体晶圆形成的所述微电子装置的机电性质和/或功能的影响。


4.根据权利要求1所述的方法，其中，所述改善包括在至少一个半导体制造工具的操作中的至少一个改变，其中，所述至少一个改变修改所述半导体制造。


5.根据权利要求1所述的方法，其中，所述改善包括在选取的半导体制造工具中的至少一个半导体制造工具的操作中的至少一个改变，其中，所述改变修改所述半导体制造。


6.根据权利要求1所述的方法，其中，所述半导体制造的一个或多个工具选自沉积工具、轨道工具、光刻工具、蚀刻工具和清洁工具。


7.一种包括指令的非暂态计算机可读存储介质，所述指令在被执行时使计算装置的处理器与通过由半导体晶圆的层(例如，材料的图案的堆叠)形成微电子装置的集合的半导体制造协同地执行操作，所述操作包括：
收集所述半导体晶圆的制造计量数据，其中，所述制造计量数据包括在所述半导体制造中形成的所述晶圆的一个或更多个特性的测量结果，并且每个测量结果与所述晶圆的进行这样的测量的空间位置相关联；
基于所收集的制造计量数据检测所述半导体晶圆的不合格部分；
识别所述半导体晶圆的不合格区域，其中，所述不合格区域包括相邻的不合格部分的聚集；
确定所述不合格区域中的不合格部分对至少部分地由所述不合格区域形成的所述微电子装置的功能的系统性影响；
改善被确定为对形成为所述半导体晶圆的一部分的所述微电子装置的机电功能具有足够的系统性影响的所述不合格区域中的不合格部分。


8.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述改善操作包括：
选取至少一个半导体制造工具；
选择在所选取的半导体制造工具的操作中的至少一个改变，其中，所述至少一个改变修改所述半导体制造；
根据在所选取的半导体制造工具的操作中的所选择的改变来模拟半导体晶圆的制造；
估计对由所模拟的半导体晶圆形成的所述微电子装置的机电性质和/或功能的影响。


9.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述改善操作包括：
选取多个半导体制造工具的组合；
选择在所选取的半导体制造工具中的至少一个半导体制造工具的操作中的至少一个改变，其中，所述改变修改所述半导体制造；
根据在所选取的半导体制造工具中的每个半导体制造工具的操作中的所选择的改变来模拟半导体晶圆的制造；
估计对由所模拟的半导体晶圆形成的所述微电子装置的机电性质和/或功能的影响。


10.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述改善操作包括在至少一个半导体制造工具的操作中的至少一个改变，其中，所述至少一个改变修改所述半导体制造。


11.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述改善操作包括在选取的半导体制造工具中的每个半导体制造工具的操作中的至少一个改变，其中，所述改变修改所述半导体制造。


12.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述改善操作包括在选取的半导体制造工具中的每个半导体制造工具的操作中的至少一个改变，其中，所述改变修改所述半导体制造。


13.根据权利要求7所述的非暂态计算机可读存储介质，其中，所述半导体制造的一个或多个工具选自沉积工具、轨道工具、光刻工具、蚀刻工具和清洁工具。


14.一种与半导体制造协同地促进功能性微电子装置的产出的方法，其中，半导体制造包括由半导体晶圆的层形成微电子装置的集合，所述方法包括：
收集所述半导体晶圆的制造计量数据，其中，所述制造计量数据包括在所述半导体制造中形成的所述晶圆的一个或更多个特性的测量结果，并且每个测量结果与所述晶圆的进行这样的测量的空间位置相关联；
基于所收集的制造计量数据来检测所述半导体晶圆的不合格部分；
识别所述半导体晶圆的不合格区域，其中，所述不合格区域包括相邻的不合格部分的聚集；
确定所述不合格区域中的不合格部分对至少部分地由所述不合格区域形成的所述微电子装置的功能的系统性影响。


15.根据权利要求14所述的方法，其中，所述制造计量数据的收集包括：
来自使用作为正被制造的半导体的层的材料的图案的共同堆叠的多个半导体晶圆的测量结果；
测量和/或计算制造计量数据，选自：边缘放置误差(EPE)，栅格临界尺寸(CD)测量结果，块线宽粗糙度(LWR)测量结果，栅格LWR测量结果，块CD测量结果，轮廓(即，截面)，选择性沉积；形成的微电子装置的...

【专利技术属性】
技术研发人员：卡洛斯·丰塞卡，纳森·伊普，乔尔·埃斯特雷拉，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本;JP