显示面板补偿电路结构及显示装置制造方法及图纸

申请实施例提供一种显示面板补偿电路结构及显示装置。其中，该显示面板补偿电路结构，包括：至少两个第一存储器，所述至少两个第一存储器用于存储用于对显示面板进行补偿的Demura数据；一第二存储器，其用于存储所述Demura数据在所述至少两个第一存储器内的分布信息；一逻辑控制板，其用于根据所述分布信息同时从所述至少两个第一存储器中读取对应的Demura数据以对所述显示面板进行补偿。本申请实施例通过实现Demura数据的快速读取，可以提高补偿速度，可以提高用户体验。

Compensation circuit structure and display device of display panel

【技术实现步骤摘要】
显示面板补偿电路结构及显示装置
本申请涉及显示
，具体而言，涉及一种显示面板补偿电路结构及显示装置。
技术介绍
随着显示面板尺寸越做越大，目前很多面板厂都在开发55寸到85寸的面板，分辨率也越来越高。从HD历经FHD以及UD，现在到8K的分辨率。因为，显示面板在制造的过程中，基于各种的制程工艺或是大尺寸面板需拼接的不良因素都有可能会导致面板产生不良的mura现象目前很多面板厂都会在面板的生产过程中做mura的补偿。其方法是透过精密的照相机拍照再透过算法处理后产生mura的补偿表再将此mura的补偿表烧录在面板上上的存储器当逻辑控制板一上电就会经由SPI接口来读取此存储器里面Demura补偿数据，完成显示数据的补偿。但是，是随着面板的分辨率越做越大，就使得逻辑控制板对demura数据的读取时间越来越长。
技术实现思路
本申请实施例的目的在于提供一种显示面板补偿电路结构及显示装置，可以提高Demura数据的读取速度，从而提高补偿效率。第一方面，本申请实施例提供了一种显示面板补偿电路结构，包括：至少两个第一存储器，所述至少两个第一存储器用于存储用于对显示面板进行补偿的Demura数据；一第二存储器，其用于存储所述Demura数据在所述至少两个第一存储器内的分布信息；一逻辑控制板，其用于根据所述分布信息同时从所述至少两个第一存储器中读取对应的Demura数据以对所述显示面板进行补偿。在本申请实施例所述的显示面板补偿电路结构中，所述至少两个第一存储器的数量为两个。在本申请实施例所述的显示面板补偿电路结构中，所述至少两个第一存储器的数量大于两个；所述逻辑控制板用于根据所述分布信息同时从所述至少两个第一存储器中的两个第一存储器中读取Demura数据以对所述显示面板进行补偿。在本申请实施例所述的显示面板补偿电路结构中，所述至少两个第一存储器的数量大于两个；所述逻辑控制板用于根据所述分布信息同时从所述至少两个第一存储器中的所有第一存储器中读取Demura数据以对所述显示面板进行补偿。在本申请实施例所述的显示面板补偿电路结构中，所述第一存储器为FLASH存储器或者DDR存储器。在本申请实施例所述的显示面板补偿电路结构中，所述第二存储器为FLASH存储器。在本申请实施例所述的显示面板补偿电路结构中，所述显示面板包括至少两个区域，所述至少两个第一存储器分别与所述至少两个区域一一对应，每一所述第一存储器用于存储对应所述区域的Demura数据。在本申请实施例所述的显示面板补偿电路结构中，所述逻辑控制板包括第一SPI接口；所述逻辑控制板通过所述第一SPI接口分别与第二存储器以及该两个第一存储器中的一个第一存储器连接；所述逻辑控制板用于调用所述第一SPI接口从所述第二存储器获取分布信息，以及用于调用所述第一SPI接口从对应第一存储器获取对应的Demura数据。在本申请实施例所述的显示面板补偿电路结构中，所述逻辑控制板包括第二SPI接口；所述逻辑控制板通过所述第二SPI接口与该两个第一存储器中的另一个第一存储器连接。第二方面，本申请实施例还提供了一种显示装置，包括上述任一项所述的显示面板补偿电路结构。由上可知，本申请实施例通过提高至少两个第一存储器，所述至少两个第一存储器用于存储用于对显示面板进行补偿的Demura数据；一第二存储器，其用于存储所述Demura数据在所述至少两个第一存储器内的分布信息；一逻辑控制板，其用于根据所述分布信息同时从所述至少两个第一存储器中读取对应的Demura数据以对所述显示面板进行补偿；从而实现Demura数据的快速读取，可以提高补偿速度，可以提高用户体验。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本申请实施例提供的显示面板补偿电路结构的第一种结构示意图。图2为本申请实施例提供的显示面板补偿电路结构的第二种结构示意图。图3为本申请实施例提供的显示面板补偿电路结构的第三种结构示意图。图4为本申请实施例提供的显示面板补偿电路结构的第四种结构示意图。图5为本申请实施例提供的显示面板补偿电路结构的第五种结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。请参照图1，图1为本申请实施例提供的显示面板补偿电路结构的第一种结构示意图。其中，该显示面板补偿电路结构，包括：至少两个第一存储器10、一第二存储器20以及一逻辑控制板30。其中，该至少两个第一存储器10用于存储用于对显示面板进行补偿的Demura数据。该第一存储器10的数量可以为2个，也可以为2个以上。整个显示面板的Demura数据分成多个部分分别存储在该该至少两个第一存储器10中，也即是说显示面板被划分成多个区域，不同区域的补偿数据存储在不同的第一存储器10中。可以理解地，也可以是将该显示面板的行或列为单位，间隔预设行的Demura数据分别存储在不同的第一存储器10中，以便于实现快速读取。其中，第一存储器10可以为FLASH存储器，也可以为DDR存储器。其中，该第二存储器20用于存储该Demura数据在不同第一存储器10中的分布信息，例如，如果将该显示面板分成10个区域，该分布信息用于描述10个区域对应的Demura数据分别存储在哪一个第一存储器10中。其中，该第二存储器20可以为FLASH存储器,也可以为DDR存储器。其中，该一逻辑控制板30用于从第二存储器20读取分布信息，并根据所述分布信息同时从所述至少两个第一存储器10中读取对应的Demura数据以对显示面板进行补偿。其中，当该第一存储器10的数量为2个时，该逻辑控制板30需要同时从该2个第一存储器10读取Demura数据进行显示补偿。其中，当该第一存储器10的数量为3个或3个以上时，该逻辑控制板30可以从该3个或3个以上的第一存储器10中的两个存储器读取Demura数据进进行显示补偿，也可以同时从所有第一存储器10中读取Demura数据进进行显示补偿。具体地，请参阅图2，图2为本申请实施例提供的显示面板补偿电路结构的第二种结构示意图。本文档来自技高网...

【技术保护点】
1.一种显示面板补偿电路结构，其特征在于，包括：/n至少两个第一存储器，所述至少两个第一存储器用于存储用于对显示面板进行补偿的Demura数据；/n一第二存储器，其用于存储所述Demura数据在所述至少两个第一存储器内的分布信息；/n一逻辑控制板，其用于根据所述分布信息同时从所述至少两个第一存储器中读取对应的Demura数据以对所述显示面板进行补偿。/n

【技术特征摘要】
1.一种显示面板补偿电路结构，其特征在于，包括：
至少两个第一存储器，所述至少两个第一存储器用于存储用于对显示面板进行补偿的Demura数据；
一第二存储器，其用于存储所述Demura数据在所述至少两个第一存储器内的分布信息；
一逻辑控制板，其用于根据所述分布信息同时从所述至少两个第一存储器中读取对应的Demura数据以对所述显示面板进行补偿。


2.根据权利要求1所述的显示面板补偿电路结构，其特征在于，所述至少两个第一存储器的数量为两个。


3.根据权利要求1所述的显示面板补偿电路结构，其特征在于，所述至少两个第一存储器的数量大于两个；
所述逻辑控制板用于根据所述分布信息同时从所述至少两个第一存储器中的两个第一存储器中读取Demura数据以对所述显示面板进行补偿。


4.根据权利要求1所述的显示面板补偿电路结构，其特征在于，所述至少两个第一存储器的数量大于两个；
所述逻辑控制板用于根据所述分布信息同时从所述至少两个第一存储器中的所有第一存储器中读取Demura数据以对所述显示面板进行补偿。


5.根据权利要求1所述的显示面板补偿电路结构，其特征在于...

【专利技术属性】
技术研发人员：童焕勋，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：广东;44