半导体结构及其制造方法技术

本发明专利技术公开了一种半导体结构及其制造方法，半导体结构的制造方法包括以下步骤。在导线之上形成介电层。在介电层之上形成图案化光阻层，其中图案化光阻层具有暴露介电层的开口。以图案化光阻层作为蚀刻遮罩蚀刻介电层，以在介电层中形成通孔孔洞。侧向扩展图案化光阻层的开口。在侧向扩展图案化光阻层的开口之后，以图案化光阻层作为蚀刻遮罩蚀刻介电层，以扩展通孔孔洞。在已扩展的通孔孔洞中形成导电通孔。通过使用上述的制造方法，可为随后的金属沉积工艺提供更多的空间，并可改善通孔密度。

Semiconductor structure and manufacturing method

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术是有关于一种半导体结构与一种形成半导体结构的方法。更特别地，本专利技术是关于形成半导体结构的重分布层(redistributionlayer；RDL)，其中重分布层具有一个或多个具有阶梯式轮廓的导电通孔。
技术介绍
随着电子工业的快速发展，集成电路(integratedcircuits；ICs)的发展是为了实现高性能与微型化。集成电路材料与设计的技术进步已经产生了几代的集成电路，其中每一代都具有比上一代更小和更复杂的电路。因此，用于集成电路的重分布层(RDL)的通孔也被缩小。
技术实现思路
本专利技术的目的在于提供一种半导体结构的制造方法，其可为随后的金属沉积工艺提供更多的空间，并可改善通孔密度。依据本专利技术的一些实施方式中，一种半导体结构的制造方法，包括以下步骤。在导线之上形成一介电层。在介电层之上形成图案化光阻层，其中图案化光阻层具有暴露介电层的开口。以图案化光阻层作为蚀刻遮罩蚀刻介电层，以在介电层中形成通孔孔洞。侧向扩展图案化光阻层的开口。在侧向扩展图案化光阻层的开口之后，以图案化光阻层作为蚀刻遮罩蚀刻介电层，以扩展通孔孔洞。在已扩展的通孔孔洞中形成导电通孔。依据本专利技术的一些实施方式中，半导体结构的制造方法还包括在扩展通孔孔洞之后，移除图案化光阻层。依据本专利技术的一些实施方式，扩展通孔孔洞以使通孔孔洞具有底部分与在底部分之上的渐缩部分，且底部分的宽度变化小于渐缩部分的宽度变化。依据本专利技术的一些实施方式，扩展通孔孔洞以使通孔孔洞在渐缩部分上方具有顶部分，且顶部分的宽度变化小于渐缩部分的宽度变化。依据本专利技术的一些实施方式，渐缩部分从顶部分往底部分渐缩。依据本专利技术的一些实施方式，在侧向扩展图案化光阻层的开口之后，介电层的部分保留在通孔孔洞下方。依据本专利技术的一些实施方式，扩展通孔孔洞以使介电层的部分被移除。依据本专利技术的一些实施方式，侧向扩展图案化光阻层的开口以使介电层的顶表面被暴露。依据本专利技术的一些实施方式，一种半导体结构包括半导体元件、内连接结构、介电层以及重分布层。内连接结构在半导体元件之上。介电层在内连接结构之上。重分布层包括在介电层上方的导电结构与从导电结构向下延伸并穿过介电层的导电通孔，其中导电通孔包括底部分、顶部分与渐缩部分。渐缩部分位于底部分与顶部分之间，其中渐缩部分的宽度变化大于底部分与顶部分的宽度变化。依据本专利技术的一些实施方式，渐缩部分从顶部分往底部分渐缩。综上所述，本专利技术提供一种半导体结构及其制造方法。已扩展的通孔孔洞包括底部分、渐缩部分与顶部分。因为渐缩部分与顶部分比底部分为宽，故渐缩部分与顶部分可以为随后的金属沉积工艺提供更多的空间，此也可以减轻由于随后的金属沉积的外伸(overhang)而导致的不利影响。再者，因为底部分比渐缩部分与顶部分为窄，故可具有改善通孔密度的功效。应当了解前面的一般说明和以下的详细说明都仅是示例，并且旨在提供对本专利技术的进一步解释。附图说明本专利技术的各方面可从以下实施方式的详细说明及随附的附图理解。图1至图11是根据本专利技术的一些实施方式在各个阶段形成半导体结构的方法的剖面图。具体实施方式现在将参照本专利技术的实施方式，其示例被绘示在附图中。本专利技术在附图及说明书中尽量使用相同的附图元件号码，来表示相同或相似的部分。图1至图11是根据本专利技术的一些实施方式在各个阶段形成半导体结构10的方法的剖面图。参阅图1，一介电层300形成于内连接结构130之上，其中内连接结构130形成于基板110之上。在一些实施方式中，基板110可以是硅基板。在其他的实施方式中，基板110可包括其他半导体元素，例如：锗(germauium)，或包括半导体化合物，例如：碳化硅(siliconcarbide)、砷化镓(galliumarsenic)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumphosphide)、及/或锑化铟(indiumantimonide)，或其他半导体合金，例如：SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP，以及以上的任意组合。在其他实施方式中，基板110包括绝缘层覆硅(semiconductor-on-insulator；SOI)基板，例如具有埋层(buriedlayer)。在一些实施方式中，一个或多个主动及/或被动元件120形成于基板110之上。一个或多个主动及/或被动元件120可包括各种N型金属氧化半导体(N-typemetal-oxidesemiconductor；NMOS)及/或P型金属氧化半导体(P-typemetal-oxidesemiconductor；PMOS)，例如晶体管、电容器、电阻器、二极管、光电二极管与熔丝等。内连接结构130形成于一个或多个主动及/或被动元件120与基板110之上。内连接结构130将一个或多个主动及/或被动元件120电性内连接，以形成在其中的功能电路。内连接结构130可以包括一个或多个金属化层1400至140n，其中n+1为一个或多个金属化层1400至140n的数量。在一些实施方式中，n的值会由于半导体结构10的设计规范而变化。金属化层1400至140n可以分别包括介电层1500至150n。金属化层1401至140n可以分别包括介电层1521至152n。介电层1521至152n形成于相对应的介电层1501至150n之上。在一些实施方式中，介电层1500可视为层间介电(inter-layerdielectric；ILD)层，并且介电层1501至150n与介电层1521至152n可视为金属间介电(inter-metaldielectric；IMD)层。在一些实施方式中，层间介电层与金属间介电层可以由例如磷硅酸盐玻璃(phosphosilicateglass；PSG)、硼磷硅酸盐玻璃(borophosphosilicateglass；BPSG)、氟硅酸盐玻璃(fluorosilicateglass；FSG)、硅氧碳化物(SiOxCy)、旋涂玻璃(Spin-On-Glass)、旋涂聚合物(Spin-On-Polymers)、硅碳材料、或其化合物、或其复合物，或其组合等，并通过任何适当的方法形成，例如旋转涂布(spin-oncoating)、化学气相沉积(chemicalvapordeposition；CVD)、电浆化学气相沉积(plasma-enhancedCVD；PECVD)等。在一些实施方式中，金属化层1400可以包括通过介电层1500的导电插塞1600，并且金属化层1401至140n分别包括一个或多个导电内连接，例如分别在介电层1521至152n中的导线1701至170n，以及分别在介电层1501至150n中导电通孔1801至180n。导电插塞1600将一个或多个主动及/或被动元件120电性耦合到导线1701至170n以及导电通孔1801至18本文档来自技高网...

【技术保护点】
1.一种半导体结构的制造方法，其特征在于，包含：/n在导线之上形成介电层；/n在所述介电层之上形成图案化光阻层，其中所述图案化光阻层具有暴露所述介电层的开口；/n以所述图案化光阻层作为蚀刻遮罩蚀刻所述介电层，以在所述介电层中形成通孔孔洞；/n侧向扩展所述图案化光阻层的所述开口；/n在侧向扩展所述图案化光阻层的所述开口之后，以所述图案化光阻层作为蚀刻遮罩蚀刻所述介电层，以扩展所述通孔孔洞；以及/n在已扩展的所述通孔孔洞中形成导电通孔。/n

【技术特征摘要】
20181204 US 62/774,871;20190110 US 16/244,1181.一种半导体结构的制造方法，其特征在于，包含：
在导线之上形成介电层；
在所述介电层之上形成图案化光阻层，其中所述图案化光阻层具有暴露所述介电层的开口；
以所述图案化光阻层作为蚀刻遮罩蚀刻所述介电层，以在所述介电层中形成通孔孔洞；
侧向扩展所述图案化光阻层的所述开口；
在侧向扩展所述图案化光阻层的所述开口之后，以所述图案化光阻层作为蚀刻遮罩蚀刻所述介电层，以扩展所述通孔孔洞；以及
在已扩展的所述通孔孔洞中形成导电通孔。


2.如权利要求1所述的半导体结构的制造方法，其特征在于，还包含：
在扩展所述通孔孔洞之后，移除所述图案化光阻层。


3.如权利要求1所述的半导体结构的制造方法，其特征在于，扩展所述通孔孔洞以使所述通孔孔洞具有底部分与在所述底部分之上的渐缩部分，且所述底部分的宽度变化小于所述渐缩部分的宽度变化。


4.如权利要求3所述的半导体结构的制造方法，其特征在于，扩展所述通孔孔洞以使所述通孔孔洞在所述渐缩部分上方具有顶部分，且所述顶...

【专利技术属性】
技术研发人员：施信益，林智清，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71