一种数字电路逻辑函数的最佳蕴含逻辑表示方法技术

本发明专利技术公开的数字电路逻辑函数的最佳蕴含逻辑表示方法，首先根据定义的布尔变量来描述蕴含逻辑中的约束条件，得到以合取范式CNF表示的约束文件，设置不同的实质蕴含逻辑操作数，编码得到CNF约束文件，再将CNF约束文件传送给SAT求解器，直到SAT求解器找到满足约束条件的布尔变量赋值并返回代表最优解的结果SAT，从而确保找到数字电路逻辑函数的最佳蕴含逻辑表示形式。本发明专利技术方法在所有的三输入数字电路逻辑函数中，优化了74个函数。本发明专利技术方法能够有效降低以实质蕴含为基本运算集的逻辑图形结构中结点的数目，当被运用于忆阻器电路中时，可减少忆阻器的数目，降低忆阻器电路的设计成本，同时丰富逻辑综合中实质蕴含逻辑的研究方法。

The best implication logic representation method of digital circuit logic function

【技术实现步骤摘要】
一种数字电路逻辑函数的最佳蕴含逻辑表示方法
本专利技术涉及涉及一种蕴含逻辑表示方法，具体是一种数字电路逻辑函数的最佳蕴含逻辑表示方法。
技术介绍
1971年，蔡少棠教授在电路理论及对称性原理的基础上推测一种新型的基本电路元件,并将其称为“忆阻器”，即有记忆性的电阻。随后，HP(惠普公司)实验室在开发替代晶体管开关的分子级产品时开发出纳米忆阻器，并利用双忆阻器的开关特性实现了实质蕴含(MaterialImplication,IMP，逻辑表达式逻辑操作。实质蕴含是两变量基本逻辑运算之一，也可与逻辑常量“0”一起构成逻辑运算的完备基，这意味着利用蕴含操作可以实现任意逻辑运算。若将其与忆阻器的记忆功能相结合，可以构成一种新计算范式，即在同一颗芯片中储存数据时执行计算任务，从而实现存储与计算的动态切换。先前研究者们通过利用学术逻辑综合工具ABC得到电路的蕴含逻辑表示，首先读入一个电路并存储为以“AND,INV”为基本运算集的逻辑图形结构(And-InverterGraphs,AIG)，再通过映射得到仅以“IMP”为基本运算集的逻辑图形结构。然而这种方法得到的结果并不是最佳，因为在AIG中的反相器一对一映射时需要一个实质蕴含逻辑操作来实现，这种情况会造成冗余。
技术实现思路
本专利技术所要解决的技术问题是，针对现有技术的不足，利用基于布尔可满足性(Satisfiability,SAT)的精确综合算法来求解数字电路逻辑函数的最佳蕴含逻辑表达式，得到一种数字电路逻辑函数的最佳蕴含逻辑表示方法，本专利技术方法能够有效降低以实质蕴含为基本运算集的逻辑图形结构中结点的数目，当被运用于忆阻器电路中时，可减少忆阻器的数目，降低忆阻器电路的设计成本，同时丰富逻辑综合中实质蕴含逻辑的研究方法。本专利技术解决上述技术问题所采用的技术方案为：一种数字电路逻辑函数的最佳蕴含逻辑表示方法，包括以下步骤：步骤①、定义布尔变量定义三个布尔变量：xit、ghi和sijk，其中xit表示数字电路中第i个逻辑门xi在数字电路逻辑函数真值表第t行中的取值；如果逻辑门xi的输出为数字电路中第h个原始输出gh，则布尔变量ghi的值为true，否则为false；如果逻辑门xi的两个输入分别是xj和xk，并且逻辑门xi执行实质蕴含逻辑运算，则布尔变量sijk的值为true，否则为false；其中，j和k的取值范围为：1≤j<i,0≤k<i,j≠k；步骤②、将蕴含逻辑中的约束问题转换成合取范式公式，即CNF公式以仅含“IMP”运算的逻辑图形结构作为逻辑函数表示，即以“IMP”为基本运算集的逻辑图形结构中除了原始输入和原始输出外，每个逻辑门均执行实质蕴含逻辑操作，由此得到蕴含逻辑中的主要约束条件为：式(1)中，符号“→”代表实质蕴含逻辑运算，符号表示严格等值；式(1)表示如果逻辑门xi的两个输入分别是xj和xk，且逻辑门xi执行实质蕴含逻辑运算，即xit＝xjt→xkt，则逻辑门xi的取值xit表示为利用Tseytin变换方法将数字电路中的逻辑门转换为CNF公式的描述形式，得到蕴含逻辑门的CNF公式：(xit→(xjt→xkt))∧((xjt→xkt)→xit)(2)式(2)中，符号“∧”代表合取(即逻辑与)，只有蕴含逻辑门真值表中的赋值组合才满足式(2)，结合式(2)和等式其中，布尔变量上方的横线表示逻辑否定，将式(1)扩展为：将式(3)转换为CNF的形式，利用其中符号“∨”代表逻辑或，得到CNF形式的约束条件：对于式(4)中含有的NOR逻辑门定义一个布尔变量将式(4)改写为：利用Tseytin变换方法将式(4)中含有的NOR逻辑门转换成CNF形式：综上所述，针对实质蕴含逻辑的主要CNF约束条件公式有：为确保数字电路中的原始输出gh必为逻辑门xi的输出，定义约束条件公式为：Vighi(8)式(8)中“V”代表逻辑或；为确保数字电路中的逻辑门xi必有两个输入xj和xk，定义约束条件公式为：Vj,ksijk(9)式(9)中，j≠k,j≠0；为将数字电路的原始输出值约束至指定的逻辑门，定义约束条件公式为：式(10)中代表逻辑异或，(t1,…,tn)2代表数字电路逻辑函数真值表中行号t的二进制编码；步骤③：在步骤②得到的约束条件的基础上，首先设定需要的实质蕴含逻辑门数为0，编码得到CNF约束文件；将得到的CNF约束文件传送给SAT求解器；步骤④：SAT求解器对收到的CNF约束文件中的布尔变量进行赋值，寻找满足式(7)～(10)的值均为true的一组布尔变量赋值；如果SAT求解器找到这样一组布尔变量赋值，则返回的结果为SAT，表示找到了最优解；否则，使需要的实质蕴含逻辑门数加1，重新编码和求解，直至SAT求解器返回的结果为SAT。与现有技术相比，本专利技术具有如下优点：1、本专利技术公开了一种数字电路逻辑函数的最佳蕴含逻辑表示方法，利用基于布尔可满足性(Satisfiability,SAT)的精确综合算法来求解数字电路逻辑函数的最佳蕴含逻辑表达式。本专利技术方法不通过其他逻辑结构变换等中间步骤，而是直接从数字电路逻辑函数中得到最佳的实质蕴含逻辑表达形式。本专利技术方法首先根据定义的布尔变量来描述蕴含逻辑中的约束条件，得到以合取范式(ConjunctionNormalForm,CNF)表示的约束文件，设置不同的实质蕴含逻辑操作数，编码得到CNF约束文件，再将CNF约束文件传送给SAT求解器，直到SAT求解器找到满足约束条件的布尔变量赋值并返回代表最优解的结果SAT，从而确保找到数字电路逻辑函数的最佳蕴含逻辑表示形式。2、本专利技术方法在整个求解过程中，确保数字电路逻辑函数功能一致的前提下，得到一个数字电路逻辑函数的最佳蕴含逻辑表示形式。本专利技术方法在所有的三输入数字电路逻辑函数(共个函数)中，优化了74个函数。本专利技术方法能够有效降低以实质蕴含为基本运算集的逻辑图形结构中结点的数目，当被运用于忆阻器电路中时，可减少忆阻器的数目，降低忆阻器电路的设计成本，同时丰富逻辑综合中实质蕴含逻辑的研究方法。附图说明图1为由双忆阻器组成的实质蕴含逻辑电路的结构；图2为由双忆阻器组成的实质蕴含逻辑电路的逻辑函数真值表；图3为针对示例的数字电路，现有通过AIG一对一映射得到以“IMP”为基本运算集的逻辑图形结构示意图；图4为针对示例的数字电路，本专利技术方法得到的以“IMP”为基本运算集的逻辑图形结构。具体实施方式以下结合附图实施例对本专利技术作进一步详细描述。图1和图2所示分别为实质蕴含逻辑电路相应的逻辑电路结构和逻辑函数真值表。将一个常规电阻器和两个并联的忆阻器P、Q串联，形成一个数字开关电路，该混合电路可以形成实质蕴含操作。忆阻器P、Q的初始阻态为逻辑门的输入，忆阻器Q同时作为逻辑门的输出，通本文档来自技高网...

【技术保护点】
1.一种数字电路逻辑函数的最佳蕴含逻辑表示方法，其特征在于，包括以下步骤：/n步骤①、定义布尔变量/n定义三个布尔变量：x

【技术特征摘要】
1.一种数字电路逻辑函数的最佳蕴含逻辑表示方法，其特征在于，包括以下步骤：
步骤①、定义布尔变量
定义三个布尔变量：xit、ghi和sijk，其中xit表示数字电路中第i个逻辑门xi在数字电路逻辑函数真值表第t行中的取值；如果逻辑门xi的输出为数字电路中第h个原始输出gh，则布尔变量ghi的值为true，否则为false；如果逻辑门xi的两个输入分别是xj和xk，并且逻辑门xi执行实质蕴含逻辑运算，则布尔变量sijk的值为true，否则为false；其中，j和k的取值范围为：1≤j<i,0≤k<i,j≠k；
步骤②、将蕴含逻辑中的约束问题转换成合取范式公式，即CNF公式
以仅含“IMP”运算的逻辑图形结构作为逻辑函数表示，即以“IMP”为基本运算集的逻辑图形结构中除了原始输入和原始输出外，每个逻辑门均执行实质蕴含逻辑操作，由此得到蕴含逻辑中的主要约束条件为：



式(1)中，符号“→”代表实质蕴含逻辑运算，符号表示严格等值；式(1)表示如果逻辑门xi的两个输入分别是xj和xk，且逻辑门xi执行实质蕴含逻辑运算，即xit＝xjt→xkt，则逻辑门xi的取值xit表示为
利用Tseytin变换方法将数字电路中的逻辑门转换为CNF公式的描述形式，得到蕴含逻辑门的CNF公式：
(xit→(xjt→xkt))∧((xjt→xkt)→xit)(2)
式(2)中，符号“∧”代表合取，只有蕴含逻辑门真值表中的赋值组合才满足式(2)，结合式(2)和等式其中，布尔变量上方的横线表示逻辑否定，将式(1)扩...

【专利技术属性】
技术研发人员：储著飞，陈林，夏银水，王伦耀，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江;33