低功率计算成像制造技术

本申请公开了一种计算设备(100)，所述计算设备可以提供用于计算成像的低功率、高能力计算平台。所述计算设备可以包括一个或多个处理单元，例如一个或多个向量处理器(102)以及一个或多个硬件加速器(104)、智能存储器结构(106)、外围设备(108)、以及功率管理模块(110)。所述计算设备可以与外部设备(如一个或多个图像传感器、加速度计、陀螺仪、或任何其他合适的传感器设备)进行通信。

Low power computational imaging

【技术实现步骤摘要】
低功率计算成像本申请是申请日为2015年7月29日、申请号为“201580051324.0”、专利技术名称为“低功率计算成像”的专利技术专利申请的分案申请。相关申请的交叉引用本申请要求提交于2014年8月12日的题为“LOWPOWERCOMPUTATIONALIMAGING(低功率计算成像)”的美国专利申请号14/458,014的较早优先权日期的权益，所述申请对提交于2014年7月30日的题为“LOWPOWERCOMPUTATIONALIMAGINGCOMPUTINGDEVICE(低功率计算成像计算设备)”的美国临时专利申请号62/030,913以及提交于2013年11月18日的题为“APPARATUS,SYSTEMS,ANDMETHODSFORPROVIDINGCOMPUTATIONALIMAGINGPIPELINE(用于提供计算成像流水线的装置、系统、和方法)”的美国专利申请号14/082,396要求了优先权，其对提交于2013年11月6日的题为“APPARATUS,SYSTEMS,ANDMETHODSFORPROVIDINGCONFIGURABLEANDC本文档来自技高网...

【技术保护点】
1.一种电子设备，包括：/n多个向量处理器，所述多个向量处理器中的第一向量处理器用于在第一值数组上操作；/n硬件加速器，所述硬件加速器具有可编程数据路径流水线，所述可编程数据路径流水线用于基于用于配置所述可编程数据路径流水线的配置信息对第二值数组执行滤波操作；/n存储器结构；以及/n主机处理器，所述主机处理器用于使所述存储器结构向所述第一向量处理器提供所述第一值数组并且向所述硬件加速器提供所述第二值数组。/n

【技术特征摘要】
20140730 US 62/030,913;20140812 US 14/458,052;20141.一种电子设备，包括：
多个向量处理器，所述多个向量处理器中的第一向量处理器用于在第一值数组上操作；
硬件加速器，所述硬件加速器具有可编程数据路径流水线，所述可编程数据路径流水线用于基于用于配置所述可编程数据路径流水线的配置信息对第二值数组执行滤波操作；
存储器结构；以及
主机处理器，所述主机处理器用于使所述存储器结构向所述第一向量处理器提供所述第一值数组并且向所述硬件加速器提供所述第二值数组。


2.如权利要求1所述的电子设备，其中，所述硬件加速器包括：
缓冲器，所述缓冲器用于存储由所述可编程数据路径流水线处理的图像的扫描线；以及
流水线停转控制器，所述流水线停转控制器用于在所述缓冲器已满时停转所述可编程数据路径流水线的操作。


3.如权利要求2所述的电子设备，进一步包括深度映射客户端，所述深度映射客户端用于检索深度信息，所述深度信息指示由所述图像的所述扫描线中的像素表示的物体的深度。


4.如权利要求3所述的电子设备，进一步包括深度映射器，所述深度映射器用于将所述深度信息的分辨率与所述图像的所述扫描线的分辨率匹配。


5.如权利要求4所述的电子设备，其中，所述深度映射器用于将所述深度信息与所述图像的所述扫描线进行同步。


6.如权利要求3所述的电子设备，其中，所述深度映射客户端用于对所述深度信息上采样以匹配所述扫描线的分辨率。


7.如权利要求1所述的电子设备，其中，所述存储器结构包括：
多个缓冲器；
所述多个缓冲器中的第一缓冲器与所述第一向量处理器相关联；并且
所述多个向量处理器中的第二向量处理器用于通过所述第一缓冲器来向所述第一向量处理器发送数据。


8.如权利要求7所述的电子设备，其中，所述存储器结构用于基于转移到所述第一向量处理器的数据量对所述第一缓冲器的容量进行动态修改。


9.如权利要求7所述的电子设备，其中，所述存储器结构用于基于转移到所述第一向量处理器的数据量将所述多个缓冲器中的至少两个缓冲器与所述第一向量处理器进行动态关联。


10.如权利要求7所述的电子设备，其中，通过使用所述存储器结构中的一个或多个存储器片实现所述多个缓冲器。


11.如权利要求7所述的电子设备，其中，所述存储器结构用于当所述第一向量处理器进入低功率模式时存储所述第一向量处理器的状态信息。


12.如权利要求11所述的电子设备，进一步包括所述存储器结构中的用于存储所述状态信息的静态随机访问存储器。


13.如权利要求1所述的电子设备，进一步包括所述存储器结构内的直接存储器访问(DMA)控制器，其中，所述DMA控制器包括其中一组DMA操作将被执行的顺序。


14.如权利要求13所述的电子设备，其中，所述DMA控制器用于基于使能缓冲器执行所述组DMA操作的子集，所述使能缓冲器包括多个位，所述多个位的值指示是否将由所述DMA控制器执行所述DMA操作的子集中的对应DMA操作。


15.如权利要求1所述的电子设备，其中，所述硬件加速器包括多个模块，所述多个模块被链接到一起以执行所述滤波操作。


16.如权利要求15所述的电子设备，其中，所述硬件加速器用于基于所述配置信息链接所述多个模块，所述配置信息由与所述可编程数据路径流水线通信的软件模块提供。


17.如权利要求16所述的电子设备，所述多个模块中的第一模块用于向所述存储器结构中的缓冲器提供相应的输出，并且所述缓冲器用于接收来自所述多个模块中的第二模块的输入。


18.如权利要求17所述的电子设备，进一步包括所述硬件加速器的用于跟踪所述缓冲器的填充水平的第一滤波器模块。


19.如权利要求18所述的电子设备，其中所述第一滤波器模块用于在允许第二滤波器模块将扫描线添加至所述缓冲器之前检查所述缓冲器的所述填充水平。


20.如权利要求2所述的电子设备，其中，所述流水线停转控制器用于当所述缓冲器已满时停转第一图像信号处理功能。


21.如权利要求20所述的电子设备，其中，所述流水线停转控制器用于允许第二图像信号处理功能检索存储在所述缓冲器中的处理后的扫描线。


22.如权利要求1-21中任一项所述的电子设备，其中，所述存储器结构包括互斥控制器，所述互斥控制器用于：
监测由所述第一向量处理器生成的独占访问请求的状态，所述独占访问请求包括对共享资源进行独占访问的请求；并且
当所述第一向量处理器被授权对所述共享资源的独占访问时，向所述第一向量处理器发送指示所述第一向量处理器具有对所述共享资源的独占访问的确认。


23.一种方法，包括：
由具有多个向量处理器的存储器结构提供第一向量处理器以在第一值数组上操作；
由所述存储器结构提供具有可编程数据路径流水线的硬件加速器；
由所述数据路径流水线，基于配置信息对第二值数组执行滤波操作；
由所述存储器结构向所述第一向量处理器提供所述第一值数组；以及
由所述存储器结构向所述硬件加速器提供所述第二值数组。


24.如权利要求23所述的方法，进一步包括：
向缓冲器存储图像的扫描线，所述图像的所述扫描线由所述可编程数据路径流水线处理；以及
当所述缓冲器已满时通过流水线停转控制器停转所述可编程数据路径流水线的操作。


25.如权利要求24所述的方法，进一步包括检索深度信息，所述深度信息指示由所述图像的所述扫描线中的像素所表示的物体的深度。


26.如权利要求25所述的方法，进一步包括将所述深度信息的分辨率与所述图像的所述扫描线的分辨率匹配。


27.如权利要求26所述的方法，进一步包括将所述深度信息与所述图像的所述扫描线进行同步。


28.如权利要求25所述的方法，进一步包括对所述深度信息上采样以匹配所述扫描线的分辨率。


29.如权利要求23所述的方法，进一步包括：
提供多个缓冲器中的第一缓冲器，所述第一缓冲器与所述第一向量处理器相关联；以及
由所述多个向量处理器中的第二向量处理器通过所述第一缓冲器来向所述第一向量处理器发送数据。


30.如权利要求29所述...

【专利技术属性】
技术研发人员：B·巴里，R·里士满，F·康纳，D·莫洛尼，
申请(专利权)人：莫维迪厄斯有限公司，
类型：发明
国别省市：荷兰;NL